Оптимизация плотности мощности системной микросхемы в сети на кристалле
Улучшение интеграции системных микросхем приводит к увеличению их удельной мощности и перегреву. При распределении плотности мощности системных микросхем некоторые рабочие модули закрывают, чтобы избежать одновременного включения всех модулей. Это позволяет решить проблему перегрева. Взяв в качестве объекта исследования 2-мерную систему на кристалле, предложен алгоритм оптимального планирования плотности мощности системы на кристалле на основе сети на кристалле (NoC). В условиях ограничений тепловой проектной мощности (TDP) используется алгоритм динамического программирования для решения задачи оптимального распределения пропускной способности набора приложений снизу вверх для количества и значения частоты каждого конфигурационного процессора при заданном наборе сети на кристалле. Используется алгоритм имитационного отжига для завершения отображения приложения, направленного на рассеивание тепла и задержку связи. Итеративно осуществляется поиск максимального ограничения TDP, а производительность мощности чипа максимизируется, чтобы обеспечить ядро системы. Таким образом, пропускная способность чипа может эффективно решить проблему его перегрева. Экспериментальные результаты показывают, что предложенный алгоритм увеличивает пропускную способность чипа примерно на 11%, уменьшает потери пропускной способности системы и обеспечивает баланс между энергопотреблением системного чипа и временем планирования.
Optimal scheduling algorithms of system chip power density based on network on chip.pdf Введение Стремительное развитие подтолкнуло технологию проектирования интегральных схем к новой концепции [1], которая заключается в интеграции всех видов предварительно спроектированных и проверенных ядер в один чип - Систему на кристалле (SoC). Однако с развитием технологии интегральных схем [2] возникают некоторые проблемы в архитектуре шин. Существуют две основные проблемы. Первая заключается в том, что с увеличением размера схемы [3] ограниченное адресное пространство не может поддерживать более одного пользователя, а структурные проблемы, такие как связь, становятся все более серьезными. Вторая состоит в том, что принятая системным чипом структура шины требует глобальной синхронизации, но по мере того, как размер полупроводникового элемента становится все меньше и меньше [4], рабочая частота быстро растет [5], достигая 10 ГГц при подключении. Ряд вызванных задержкой эффектов будет очень значим. Поэтому предлагается новая архитектура IC (Integrated Circuit) - NoC (Network on Chip). Основная идея состоит в том, чтобы пересадить компьютерную сетевую технологию на дизайн микросхем и тщательно решить некоторые связанные с архитектурой Шины проблемы. Преимущества NoC заключаются в следующем. Адресный ресурс NoC легко расширяется, поэтому он обладает хорошей пространственной масштабируемостью и обеспечивает отличную возможность параллельной связи. NoC использует коммутируемую пакетную передачу в качестве своей базовой коммуникационной технологии и технологию глобальной асинхронной локальной синхронизации (GALS). При этом каждый узел ресурса имеет свою собственную временную последовательность. В то время как различные узлы ресурса используют узлы связи для асинхронной передачи, различные процессоры могут работать в наиболее выгодной временной последовательности без необходимости в той же временной последовательности, что и SoC. Тепловая проектная мощность (TDP) является общим ограничением при проектировании систем микросхем. До тех пор, пока максимальное энергопотребление всего системного чипа ниже такого, которое дает максимальную температуру этого чипа, можно гарантировать безопасную температуру. Ориентируясь на TDP, в данной работе предлагается оптимальный алгоритм планирования плотности мощности системы на кристалле, который направлен на снижение максимальной температуры системы и задержки связи. Для отображения приложений используется алгоритм имитационного отжига, а максимальное ограничение TDP итеративно определяется в соответствии с петлей обратной связи перегрева системы. При этом ограничении производительность плотности мощности системы на кристалле максимизируется. Определения алгоритмов Топология NoC NoC может формировать различные топологии в соответствии с расположением узлов маршрутизации и различными вариантами соединения между ними. Топологию NoC можно разделить на прямой и косвенный типы. Если все узлы маршрутизации напрямую связаны с вычислительными ресурсами через двухсторонние каналы связи, то это прямая топология NoC. Для прямой топологии в этой работе будут введены три вида NoC: Mesh NoC, Torus NoC и k-элементный n мерный куб NoC. В настоящее время в исследованиях NoC grid NoC является самой ранней, простой, интуитивно понятной и наиболее широко используемой топологией. В grid NoC каждый узел маршрутизации связан с соседними узлами двунаправленными связями. Его структура проста и легка в реализации, но его реберные и вершинные узлы относительно заблокированы [6]. Когда требуется связь между диагональными узлами, тогда такая структура приведет к потере большего количества коммуникационных ресурсов, что значительно повлияет на производительность сети. Для косвенных топологий NoC большинство узлов маршрутизации подключены к вычислительным ресурсам [7], однако некоторые специальные узлы не связаны. Эти специальные узлы маршрутизации называются узлами коммутации. Кроме того, каждый узел маршрутизации не обязательно соединен через двунаправленные каналы связи, он может быть соединен через узлы коммутатора [8]. Среди многих косвенных топологий Butterfly, Clos, Banyan и Fat-Ttee являются общими косвенными топологиями. Поскольку косвенная топология широко не используется в многопроцессорных системах на кристалле, а также из-за относительной сложности цветочных NoC-приемников и NoC-прием¬ников типа гиперкуб, в данной работе будет использоваться 2D-сетка NoC в качестве объекта исследования алгоритма планирования оптимизации плотности мощности для системы на кристалле. Модель NoC Рассмотрим модель коммутации пакетов system-on-chip Interconnection Network (CIN). Топология сети представляет собой 2D-сетку NoC. Сеть использует доверенное управление потоком и алгоритм маршрутизации XY, который принимает направление X до достижения пункта назначения, а затем направление Y. Коммутация основана на коммутации «червоточин», где пакет инкапсулируется во множество блоков управления потоком, Флип. Флип - это самая маленькая единица управления потоком, такого же размера, как и пропускная способность канала. Основываясь на модели сетевой структуры системы NoC d695, задача планирования плотности мощности системного чипа определяется следующим образом: при заданном наборе приложений , при ограничениях энергопотребления системного чипа и критической температуры для приложения выбирается соответствующая конфигурация мощности, а выполнение приложений завершается для максимизации пропускной способности системы. Карта приложения выражается в виде . (1) Математическая модель описывается следующим образом. Ограничения: ; (2) ; (3) ; (4) . (5) Цели: . (6) Формулы (2) и (3) являются степенными ограничениями. Из-за ограниченного числа процессоров в системе «сеть на кристалле» число процессоров, занятых наборами приложений, содержащими несколько приложений, должно быть меньше общего числа процессоров в системе. Процесс выполнения картографического приложения представлен так, что каждое приложение в наборе приложений выбирает целевой процессор для выполнения, и каждое приложение занимает, по крайней мере, один процессор. Формула (4) - температурное ограничение, а (5) - энергетическое ограничение конструкции системы [9]. Для предотвращения перегрева системы максимальная температура системы, связанная с TDP и результатами картирования приложений, должна быть меньше критической температуры безопасности . TDP как переменная в ограничении представляет собой суммарную мощность, потребляемую всеми приложениями. и представляют количество процессоров и частоту конфигурации i-го приложения, - номинальная частотная конфигурация приложения. При условии удовлетворения ограничений, если набор приложений можно настроить на более высокий TDP, то каждое приложение в наборе может получить более подходящее количество процессоров и конфигурацию частотного уровня, так что система может получить более высокую пропускную способность и оптимальную целевую пропускную способность системы. Пропускная способность системы равна сумме пропускных способностей приложений. Оптимальные алгоритмы планирования плотности мощности системного чипа Для достижения более высокой пропускной способности ключевым является установление взаимосвязи между энергопотреблением набора приложений, температурными ограничениями и максимальным TDP системы, а также определение оптимальной производительности набора приложений. Для последних, учитывая ограничения TDP, динамическое программирование может быть использовано для настройки количества процессоров и частотных уровней, занимаемых каждым приложением, для достижения оптимальной пропускной способности. Однако данный TDP не может гарантировать выполнение теплового ограничения (4). Так как распределение тепла системы NoC d695 зависит не только от конфигурации приложения, но и от расположения выполняемого приложения в системе, то для того, чтобы удовлетворить температурным ограничениям, необходимо определить конфигурацию чипа и набор приложений. Затем следует определить соотношение между TDP и температурными ограничениями, чтобы получить максимальный TDP, который может удовлетворить температурным ограничениям. Сложность картографирования при температурных ограничениях такова , что в данной работе оптимизируется плотность мощности процесса диспетчеризации системных микросхем для поиска оптимального решения путем итерационного поиска, а также оценивается температура системы путем применения алгоритма картографирования на основе имитационного отжига. Если ограничения не выполняются, то применение распределения мощности корректируется таким образом, чтобы результаты были близки к оптимальному удовлетворяющему ограничениям решению [10-12]. Процесс поиска включает в себя поиск набора приложений и определение максимального TDP, где оптимальное выполнение - это результат оптимального применяемого в системе распределения. Эвристический алгоритм используется для поиска допустимого решения прикладного приложения. Если горячие точки результатов поиска устранены, то это означает, что все еще существуют некоторые температурные поля, которые можно использовать для повышения производительности системы. Количество и частотный уровень процессоров, занятых каждым приложением при начальном ограничении плотности мощности, определяются на основе метода динамического программирования для достижения оптимальной пропускной способности при ограничении TDP в соответствии с таблицами пропускной способности, мощности и начальным TDP [13]. Для отображения приложений используется алгоритм имитационного отжига с учетом количества занятых всеми приложениями процессоров и энергопотребления, а также тепловых затрат и доступа. Нанесенные на карту результаты моделируются для получения максимальной температуры системы и сравниваются с критической безопасной температурой. Корректировка компоновки сетки и корректировка TDP проводится в зависимости от наличия чрезмерно горячих точек [14]. В этом процессе оценивается сходимость значения TDP, чтобы решить - следует ли остановить процесс итерационной корректировки. Оптимальное распределение пропускной способности набора приложений Рассматривается алгоритм, основанный на динамическом программировании, для поиска оптимальной конфигурации пропускной способности набора приложений снизу вверх. Обозначим максимальную пропускную способность предыдущих приложений при ограничениях процессоров и мощности как , - масштаб проблемы. Если предположить, что в наборе есть приложение и процессоров в системе NoC d695, причем плотность мощности текущего чипа системы теплового проектирования равна TDP, то максимальная пропускная способность системы равна . Формула перехода состояния: (7) При этом , и - максимальная пропускная способность приложения при ограничениях числа процессоров и мощности . В этом случае каждое приложение занимает, по крайней мере, один процессор, а выделяемая каждому приложению мощность составляет не менее 1 Вт. Максимальная пропускная способность приложения может быть получена в соответствии с рекурсивной формулой и начальным значением границы. Алгоритм 1. Оптимальная конфигурация пропускной способности на основе динамического программирования. Входные данные: Таблицы мощности, пропускной способности и начальный TDP. Выходные данные: Количество выделенных для каждого приложения процессоров, уровень частоты, мощность и пропускная способность. Шаг 1. Приложения работают от 1 до K, процессоры n - от 1 до NT, уровень плотности мощности - от 1 до TDP, размер шага равен 1. Начиная с малого масштаба, повторение итерационного процесса метода динамического программирования осуществляется до достижения максимума в формуле (6). Из при оптимальной конфигурации каждой шкалы сохраняются оптимальная конфигурация пропускной способности и энергопотребления микросхемы и оптимальная частотная конфигурация . Шаг 2. Переопределяются переменные k, n, p, связанные с размером задачи; инициализируется текущий размер, чтобы он был наибольшим . Шаг 3. Находится оптимальная конфигурация текущей шкалы в соответствии с шагом 1, т.е. результат конфигурации приложения k. Установливается количество процессоров , уровень частоты и энергопотребление . Затем обновляется текущая шкала и повторяется шаг 3 до тех пор, пока масштаб приложения не станет меньше или равен нулю. Шаг 1 реализует процесс обхода состояний и заключается в трех уровнях цикла, сложность алгоритма составляет . Шаг 2 готовится к шагу 3 для поиска оптимальной конфигурации обратного отслеживания. Шаг 3 выполняет обратный поиск состояний, повторяет оптимальный путь решения от крупномасштабной задачи к мелкомасштабной, получает каждый частотный уровень приложения через оптимальный путь нейтронной задачи, сохраняет конфигурацию оптимальных результатов и распределяет все множество процессоров [15]. Симуляция стратегии компоновки карты отжига Положение открытых процессоров в системе будет влиять на максимальную температуру. Если все открытые процессоры находятся рядом друг с другом, то это будет приводить к более высоким температурам, поэтому необходимо учитывать применяемую схему выполнения приложений [16-19]. Сложность картографической задачи высока, поэтому используется алгоритм имитационного отжига для поиска применяемого в системе планирования отображения. Чем ближе друг к другу потребляющие энергию модули, тем больше вероятность того, что они будут генерировать чрезмерно горячие точки. Чтобы избежать этого, определяется «стоимость» температуры , где - множество открытых процессоров; и - плотность мощности, соответствующая двум их них в ; - гамильтоново расстояние между двумя открытыми процессорами. Температурная «стоимость» учитывает комбинацию всех открытых пар процессоров [20] и добавляет вклад каждой комбинации в общую характеристику. Если количество открытых ядер равно , то сложность решения температурных вкладов равна . Кроме того, каждый файл в системе NoC d695 имеет L2cache. Сопоставление приложений в одном файле позволяет избежать связи между файлами, уменьшить дублированный доступ к данным из памяти и снизить «стоимость» доступа. Установим 8 файлов в системе NoC d695 и количество процессоров , соответствующих приложениям в файле , и определим стоимость доступа как . Если число открытых процессоров равно N, вычислительные затраты на доступ требуют обхода всех открытых процессоров, поэтому его сложность . Конечная функция затрат определяется как , (8) где ; (9) . (10) Стоимость температуры и стоимость доступа нормируются по максимуму и минимуму. Максимум , и минимум температурных затрат и затрат на доступ постоянны. Они также определяются методом поиска. После нормализации приоритет отдается температурной стоимости, а весовое соотношение температуры и стоимости доступа устанавливается равным 7:3. В данной работе для каждого цикла моделируемого отжига выбирается случайное возмущение. Во-первых, случайным образом выбирается один занятый процессор в системе, а затем выбирается другой процессор . Если занят другими приложениями, то происходит обмен атрибутами двух процессоров (энергопотребление, состояние, приложение и т.д.). Результаты Экспериментальная платформа В эксперименте используется операционная система Linux, код написан на языке Си, а Gem5 используется для моделирования сетевой системы на кристалле, состоящей из процессора Alpha 21264 по 22-нм технологии. Параметры архитектуры и информация о состоянии выходного сигнала Gem5 системного чипа упорядочиваются в XML-файлы в качестве входных данных McPAT, а плотность мощности занятого каждым приложением системного чипа моделируется. Приложения предоставляются прикладной платформой приложений PARSEC, которая представляет собой многопоточный набор приложений [21]. Он по-разному акцентирует внимание на параллелизме, рабочей нагрузке и взаимодействии с данными. Платформа PARSEC определяет шесть входных наборов для каждого приложения: test, simdev, simsmall, simmedium, simlarge и native. Разница между ними заключается в объеме обрабатываемых данных и целостности функций. Реализация оптимальной конфигурации плотности мощности чипа Количество процессоров и распределение частот при различных ограничениях плотности мощности TDP для каждого прикладного чипа определяются динамическим программированием. В таблице приведены экспериментальные результаты применения набора MIX1. В кластере MX1 имеется восемь приложений с тремя ограничениями плотности мощности: 80, 120 и 160 Вт соответственно. При этих ограничениях мощности определяется количество и частотный уровень процессоров микросхем. Данные в таблице представляют собой количество/частотный уровень выделенных процессоров. Например, при ограничении плотности мощности 80 Вт этот алгоритм назначает два чиповых процессора Blackscholes_simme dium, причем для работы на четвертом частотном уровне, который в наборе уровня Fs составляет 3.2 ГГц [22]. Планирование плотности мощности всех прикладных микросхем может быть получено по очереди. При увеличении ограничений тепловой расчетной плотности мощности общая мощность планирования для всех системных микросхем также увеличивается. При трех ограничениях плотности мощности потребляемая мощность открытия системы составляет 25, 38 и 49 соответственно. Количество операций, выполняемых в секунду (IPS), также увеличивается. Оптимальная конфигурация количества и частоты микросхем процессоров Приложение Тепловая конструкция ограничения плотности энергопотребления 80 Вт 120 Вт 160 Вт Blackscholes_simmedium 2/4 8/4 8/4 Ferret_simsmall 1/4 1/4 1/5 Blackscholes_simsmall 1/4 3/4 9/5 Blackscholes_simlarge 1/4 3/4 8/4 Bodytrack_simsmall 8/4 10/4 10/4 Bodytrack_simmedium 1/4 2/4 2/4 Blackscholes_test 10/5 10/5 10/5 Bodytrack_test 1/5 1/5 1/5 Как видно из таблицы, когда TDP невелик, тогда количество выделяемых различными приложениями чиповых процессоров сильно варьируется. Например, девять процессоров выделяются Blackscholes_simsmall под ограничением TDP 160 Вт. Анализ таблицы пропускной способности показывает, что способность приложений Blackscholes_simsmall увеличивается с увеличением количества выделенных процессоров, что также является результатом динамического программирования. С увеличением TDP системного чипа увеличивается количество процессоров, которые могут быть включены, а также увеличивается уровень частоты. Планирование анализа времени Эксперименты показывают, что предложенный, многоядерный Linux и улучшенный многоцелевой алгоритмы могут планировать время плотности мощности системных чипов на основе сети на кристалле. Результаты сравнения приведены на рис. 1. Рис. 1. Результаты сравнения времени планирования Анализ рис. 1 показывает, что время использования этого алгоритма для планирования плотности мощности микросхемы системы меньше, чем у двух других методов. Время работы этого алгоритма около 5 мс, в то время как максимальное время многоядерного алгоритма Linux и улучшенного многоцелевого алгоритма - около 27.5 и 43.5 мс соответственно [23]. Волатильность и стабильность этих двух методов велики, что указывает на оптимизацию планирования этого метода. Плотность мощности системного чипа на основе network-on-chip (NoC) превосходна и позволяет достичь лучшего оптимального планирования. Обсуждение При изучении планирования плотности мощности системных микросхем в 2D grid NoC показаны преимущества этого алгоритма, которые заключаются в следующем: А. На основе анализа взаимосвязи между количеством процессоров микросхем и конфигурации частотного уровня всех приложений в MIX 1 при различных ограничениях энергопотребления можно осуществить планирование плотности мощности системных микросхем. Если значение TDP невелико, количество выделяемых различными приложениями чиповых процессоров сильно варьируется. Когда значение TDP непрерывно увеличивается, тогда увеличивается количество процессоров, которые могут быть открыты, соответственно увеличивается и уровень частоты. Б. При температуре от 330 до 345 К сравнивается и анализируется разность пропускной способности между предлагаемым алгоритмом и методом регулировки переключателя. Предложенный алгоритм не только удовлетворяет температурному ограничению, но и оказывает меньшее влияние на пропускную способность системы при выключении процессора или регулировке уровня частоты, что уменьшает потери пропускной способности системы. В. Учитывая два фактора энергопотребления и времени, можно установить хороший баланс между этими показателями [24]. Алгоритм используется для моделирования энергопотребления и времени схемы d695 на схеме ITC’02. Это показывает, что алгоритм может эффективно достичь компромисса между энергопотреблением и временем планирования. Проблема оптимизации планирования плотности мощности цифровых интегральных схем привлекает большое внимание. Помимо специальных методов оптимизации планирования мощности, учет ограничений мощности при применении алгоритмов планирования стал актуальной тенденцией развития технологии оптимизации плотности мощности. В процессе диспетчеризации крупномасштабных цифровых интегральных схем разрабатываются более простые в исполнении схемы оптимальной плотности мощности. В соответствии с этими схемами предлагается эффективная диспетчеризация при жестких ограничениях мощности для достижения ключевых целей оптимизации планирования, таких как сокращение объема данных, сокращение времени и снижение затрат. Выводы В данной работе предложен алгоритм оптимизации планирования плотности мощности на основе network-on-chip для SoCIN (System-on-chip Interconnection Network, CIN) 2D grid NoC. Итеративно корректируются ограничения мощности теплового проектирования, распределяются ресурсы процессора, определяются открытие и закрытие модулей микросхемы, что позволяет эффективно решить проблему перегрева микросхемы, гарантируя при этом пропускную способность системы микросхемы. Отображение приложения осуществляется с помощью алгоритма имитационного отжига, и максимальное ограничение TDP итеративно определяется в соответствии с контуром обратной связи перегретой системы, а производительность планирования плотности мощности системного чипа максимизируется при этом ограничении. Экспериментальные результаты показывают, что максимальное увеличение пропускной способности чипа составляет около 11%, что эффективно улучшает потери пропускной способности системы. Время планирования плотности мощности чипа в этой системе алгоритма составляет около 5 мс, а эффективность планирования высока. Кроме того, алгоритм достигает хорошего компромисса между энергопотреблением передачи и временем планирования на d695 и h953 и реализует оптимальное планирование плотности мощности чипа в системе сеть на кристалле.
Ключевые слова
NoC,
системный чип,
плотность мощности,
планирование,
2D-сетка,
имитационный отжигАвторы
Jiashen Li | College of Electrical Engineering, Zhejiang University | Ph.D., College of Electrica Engineering, Zhejiang University | ljszju@126.com |
Yun Pan | College of Information Science & Electronic Engineering, Zhejiang University | Doctor, Associate Professor, Doctoral Supervisor, College of Information Science & Electronic Engineering, Zhejiang University | ljszju@gmail.com |
Всего: 2
Ссылки
Han K., Lee J., and Lee J. // IEEE Trans. Comput. Aid. Des. Integr. Circuit. Syst. - 2017. - V. 99. - P. 1-1.
Ahmad S., Boppana V., and Ganusov I. // IEEE Micro. - 2016. - V. 36. - P. 48-62.
Zhou T. and Hao J. // Opt. Commun. - 2018. - V. 413. - P. 230-235.
Xiang D., Chakrabarty K., and Fujiwara H. // IEEE Trans. Comp. - 2016. - V. 65. - P. 2767-2779.
Lepine C., Christianson L., Sharrer K., and Environ J. // Qual. - 2016. - V. 45. - P. 813-821.
Bhat P., Prosper H., and Sekmen S. // Comput. Phys. Commun. - 2018. - V. 228. - P. 245-257.
Dehollain J., Muhonen J., and Blumekohout R. // N. J. Phys. - 2016. - V. 18. - P. 103018.
Fiore V., Ragonese E., and Palmisano G. // IEEE Trans Power Electron. - 2017. - V. 32. - P. 1984-1995.
Kan W., Dong S., and Jiao F. // IEEE Trans. Comput. Aid. Des. Int. - 2017. - V. 99. - P. 1-1.
Murugan S.B. and Sundar M.L. // J. Intell. Fuzzy Sys. - 2017. - V. 33. - No. 4. - P. 2211-2222.
Delgado J. and Peña J.M. // Appl. Math. Nonlinear Sci. - 2016. - V. 1. - No. 2. - P. 517-528.
Seitanidis I., Nicopoulos C., and Dimitrakopoulos G. // IEEE Trans. Comput. Aid. Des. Int. - 2018. - V. 38. - P. 96-108.
Manna K., Mukherjee P., and Chattopadhyay S. IEEE Trans. Comput. - 2018. - V. 67. - P. 528-542.
Qian J. // IEEE Trans. Comput. Aid. Des. Int. - 2017. - V. 36. - P. 1030-1042.
Zhou S., Wu H., and Sadeghipour K. // Opt. Expr. - 2017. - V. 25. - P. 4312.
Naeem M., Siddiqui M.K., Guirao J.L.G., and Gao W. // Appl. Math. Nonlinear Sci. - 2018. - V. 3. - No. 1. - P. 209-228.
Cai E., Juan D., and Garg S. // IEEE Trans. Comput. Aid. Des. Int. - 2016. - V. 35. - P. 1318-1331.
Gao W. and Wang W.F. // J. Differ. Equ. Appl. - 2017. - V. 23. - No. 1-2SI. - P. 100-109.
Mi C., Wang J., Mi W., et al. // Discret. Contin. Dyn. Syst. Ser. S. - 2019. - V. 12. - No. 4-5. - P. 1117-1133.
Huang L., Jian Z., and Sun F. // J. Lightwave. Technol. - 2016. - V. 34. - P. 1-1.
Awati V. and Jyoti M. // Appl. Math. Nonlinear Sci. - 2016. - V. 1. - No. 2. - P. 507-516.
Gao N., Hou H., Cheng B., et al. // Int. J. Mod. Phys. B. - 2018. - V. 32. - No. 2,.
Gao N., Wei Z., Hou H., et al. // J. Acoust. Soc. Am. - 2019. - V. 145. - No. 1. - P. L79-L83.
Ziane D., Cherif M.H., Cattani C., et al. // Appl. Math. Nonlinear Sci. - 2019. - V. 4. - No. 2. - P. 489-502.