Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования | Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 62. DOI: 10.17223/19988605/62/14

ГлавнаяАрхивПостроение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования | Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 62. DOI: 10.17223/19988605/62/14

Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования

Троирование (Triple-Modular Redundancy (TMR) technique) является одним из широко применяемых на практике подходов к обеспечению надежности функционирования логических схем. В рамках этой технологии используется три идентичных схемы, одноименные выходы которых поступают на схему голосования. В такой системе корректное функционирование обеспечивается при неисправности одной из трех схем. Однако появившиеся в последние годы возможности одновременного внесения в каждую копию и соответствующие линии вредоносных подсхем (Trojan Circuits) делают метод троирования уязвимым к таким действиям. Одним из выходов в этой ситуации является использование вместо идентичных трех синхронных последовательностных схем двух аппроксимирующих схем и одной рабочей схемы, выполняющей предписанное разработчиком функционирование синхронного автомата. Предлагаемый подход гарантирует отсутствие незащищенной области, характерной для известных методов применения аппроксимирующих схем в технологии троирования. Вклад авторов: все авторы сделали эквивалентный вклад в подготовку публикации. Авторы заявляют об отсутствии конфликта интересов.

Ключевые слова

синхронные последовательностные схемы, безызбыточные системы ДНФ (БСДНФ), аппроксимирующие схемы, троирование, константные неисправности литер БСДНФ

Авторы

ФИООрганизацияДополнительноE-mail
Останин Сергей АлександровичТомский государственный университетдоцент, кандидат технических наук, заведующий кафедрой компьютерной безопасности Института прикладной математики и компьютерных наукsergeiostanin@yandex.ru
Матросова Анжела ЮрьевнаТомский государственный университетпрофессор, доктор технических наук, профессор кафедры компьютерной безопасности Института прикладной математики и компьютерных наукmau11@yandex.ru
Андреева Валентина ВалерьевнаТомский государственный университетдоцент, кандидат технических наук, доцент кафедры компьютерной безопасности Института прикладной математики и компьютерных наукavv.21@mail.ru
Всего: 3

Ссылки

Sanchez Clemente A., Entrena L., Garsea-Valderas M., Lopez-Ongil C. Logic masking for SET mitigation using approximate logic circuits // Proc. of 18th IOLTS. 2012. P. 176-181.
Sanchez Clemente A.J. Transient error mitigation by means of approximate logic circuits: Thesis Doctoral / Universidad Carlos III de Madrid. Madrid, 2017.
Chaudhury M.R., Mohandram K. Approximate logic circuits for low overhead non-intrusive concurrent error detection // Proceedings of DATE. 2008. P. 902-908.
Kohavi I., Kohavi Z. Detection of multiple faults in combinational logic networks // IEEE Transactions on Computers. 1972. V. C-21, № 6. P. 556-558.
Матросова А.Ю. Построение полного теста для схем, синтезированных методом факторизации // Автоматика и вычисли тельная техника. 1978. № 5. C. 42-45.
Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования | Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 62. DOI: 10.17223/19988605/62/14

Построение аппроксимирующих схем для синхронных автоматов в рамках технологии троирования | Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 62. DOI: 10.17223/19988605/62/14