Синтез систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения | Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2017. № 41. DOI: 10.17223/19988605/41/9

Синтез систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения

Рассматриваются особенности организации систем функционального контроля комбинационных схем на основе метода логического дополнения по равновесным кодам. Проанализированы способы технической реализации неизменяемых частей схем контроля, синтезированных по методу логического дополнения для логических схем с произвольным количеством выходов. Предложен эффективный метод синтеза систем функционального контроля многовыходных комбинационных схем, основанный на выделении подмножеств контролируемых выходов и контроле каждого из них по равновесному коду с тестером с небольшой сложностью технической реализации и малым количеством тестовых комбинаций, необходимых для полной проверки исправности. Установлено, что разбиение выходов контролируемой схемы на четырехэлементные подмножества с контролем каждого из них на основе равновесного кода «2 из 4» или самопроверяемого модуля сжатия парафазных сигналов дает минимальную по сложности неизменяемую часть схемы контроля.

Synthesis of concurrent error detection systems of multioutput combinational circuits based on Boolean complement method.pdf При синтезе надежных дискретных систем автоматики и вычислительной техники используют разнообразные подходы, основанные на внесении аппаратной и программной избыточности [1-3]. Это позволяет на практике оперативно обнаруживать дефекты и неверные результаты вычислений, а также парировать их до реализации ответственных технологических процессов [4-6]. Например, указанными особенностями обладают управляющие комплексы систем обеспечения движения поездов на микропроцессорной основе [7-9]. Одним из подходов к обеспечению надежности работы дискретных устройств является использование самопроверяемых схем встроенного контроля, или систем функционального контроля [10, 11]. Они позволяют обнаруживать дефекты в структурах объектов диагностирования, выдавать контрольные сигналы о наличии неисправности и создавать условия для предотвращения использования неверно вычисленных данных в задачах управления. При организации систем функционального контроля могут быть использованы две основные структурные схемы, основанные на применении помехоустойчивых кодов с высокой кодовой скоростью и ориентированные, как правило, на обнаружение искажений, а не на их исправление [12-14]. Первая структурная схема синтезируется на основе метода вычисления контрольных разрядов и позволяет дополнить информационный вектор, формируемый на выходах объекта диагностирования, до кодового слова заранее выбранного помехоустойчивого кода [15, 16]. Например, часто в задачах организации систем функционального контроля используют коды с повторением, коды Бергера, коды паритета и модифицированные коды с суммированием [17-22]. Характеристики системы функционального контроля полностью определяются свойствами кода, выбранного в качестве ее основы. Вторая структурная схема системы функционального контроля позволяет преобразовывать информационный вектор, формируемый на выходах объекта диагностирования, в кодовое слово заранее выбранного кода путем логического дополнения [23]. Целью данной работы является изложение результатов исследования принципов организации систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения. 1. Структурная схема системы функционального контроля на основе метода логического дополнения В структурной схеме системы функционального контроля на основе метода логического дополнения выделяется четыре блока (рис. 1). Блок основной логики F(x), или исходная комбинационная схема, является объектом диагностирования и вычисляет значения разрядов информационного вектора . В процессе эксплуатации системы функционального контроля неисправности в блоке основной логики F(x) проявляются в виде искажений разрядов информационного вектора, что фиксируется с помощью схемы контроля. В схему контроля входит три блока: блок контрольной логики G(x), блок логического дополнения и самопроверяемый тестер TSC. Блок контрольной логики вычисляет систему специальных контрольных функций g1, g2, •.., gm-1, gm, преобразовывающих в блоке логического дополнения значения разрядов информационного вектора в значения разрядов кодового слова заранее выбранного кода. Блок логического дополнения образован линией сумматоров по модулю два, на выходе каждого из которых формируется значение функции hj = f © gj, j = 1, m. Тестер TSC проверяет факт принадлежности поступающего кодового слова заранее выбранному коду и в случае наличия указанного соответствия формирует парафазный контрольный сигнал z°z1 = или . Нарушение парафазности на контрольных выходах свидетельствует о наличии неисправности в одном из блоков системы функционального контроля. При организации системы функционального контроля по структурной схеме рис. 1 используют, как правило, какой-либо неразделимый код [24] либо же осуществляют преобразование рабочих функций в систему функций, наделенных, например, свойством самодвойственности, и контролируют наличие этого свойства специальным тестером самодвойственных сигналов [25]. Особенности организации системы функционального контроля с преобразованием сигналов в сигналы специального вида хорошо изучены и представлены в большом количестве работ [26-31]. Вопросы же организации систем функционального контроля по методу логического дополнения на основе неразделимых кодов в настоящее время исследованы не полностью и представляют интерес для разработчика дискретных систем. Рабочие выходы X / Входы -7^- /1 Контрольные выходы Рис. 1. Структурная схема системы функционального контроля В качестве неразделимого кода может быть использован любой равновесный код (код «r из m», или r/m-код, где r - вес кодового слова, а т - общее количество разрядов), но гораздо проще синтезировать самопроверяемую схему контроля при разбиении выходов схемы на подмножества и организации подсхем контроля групп выходов на основе равновесных кодов с небольшим количеством кодовых слов и простыми структурами тестеров. Более того, в блоке логического дополнения не потребуется преобразования всех рабочих функций. Широко известны базовые подходы, использующие в качестве основы такие равновесные коды, как 1/3-код, 1/4-код и 2/4-код [32-41]. Кроме этих кодов, как альтернатива может использоваться контроль групп выходов на основе модулей сжатия парафазных сигналов TRC [42, 43]. 2. Особенности применения равновесных кодов при организации систем функционального контроля Система функционального контроля комбинационной схемы с т выходами может быть организована на основе любого равновесного r/m-кода. При этом существует два подхода к реализации системы функционального контроля. Первый базируется на контроле всех выходов на основе r/m-кода. Данный способ подразумевает при реализации схемы контроля преобразование значений как минимум m-r выходов контролируемой схемы. Отсюда следует, что блок контрольной логики будет иметь m-r выходов, а блок логического дополнения - m-r элементов сложения по модулю два. Выходы тестера будут являться и контрольными выходами системы функционального контроля. Второй подход к реализации системы функционального контроля требует разбиения выходов на подмножества и контроля каждой группы выходов на основе равновесных кодов с меньшей длиной кодового слова, чем длина вектора, формируемого на выходах контролируемой комбинационной схемы. Корректность вычислений в каждой группе выходов проверяется соответствующим тестером равновесного кода, а выходы отдельных тестеров объединяются на входах самопроверяемого компаратора, реализуемого на основе стандартных модулей сжатия парафазных сигналов. Поскольку известно множество равновесных кодов, возникает естественный вопрос: при каком количестве контролируемых групп выходов и с помощью каких равновесных кодов будет реализована полностью самопроверяемая система функционального контроля с минимальной сложностью технической реализации? Актуальность данного вопроса может быть проиллюстрирована двумя примерами организации систем функционального контроля, приведенными на рис. 2 и 3. И F(x) G(x) А А А А As А /в Л Aw г : > | V н .Г 'V. J f\ ■ L ■Jf ' г_; г Схема контроля Рис. 2. Контроль схемы с m = 10 выходами на основе 2/5-кода F(x) G(x) Л Л л Л Лб л Лв л> Лю .г г э xf г! > г1 э г! V .г t > 'V. 4 'V. 2/4-TSC 2/4-TSC 2/4-теС ^ Jr > r_; г I ^ ^ Jr > r_; r Схема контроля Рис. 3. Контроль схемы с m = 10 выходами на основе 2/4-кода В первом случае при организации контроля схемы с m = 10 выходами было выделено два подмножества выходов по пять элементов в каждом, а контроль каждой полученной группы осуществлен на основе 2/5-кода. Выходы двух тестеров 2/5-TSC подключены ко входам одного модуля TRC. Блок логического дополнения при этом будет иметь 6 элементов сложения по модулю два. Во втором случае все выходы разбиты на три подмножества по четыре элемента в каждом, а контроль каждой группы осуществлен на основе 2/4-кода. Выходы трех тестеров 2/4-TSC объединены на входах самопроверяемого компаратора, реализованного с помощью каскадного подключения двух модулей сжатия парафаз-ных сигналов. Блок логического дополнения включает в себя также 6 элементов сложения по модулю два. Таким образом, в обоих случаях блок контрольной логики G(x) имеет одинаковое количество выходов. Сложность технической реализации схемы контроля определяется сложностью реализации блока G(x) и сложностью реализации блока логического дополнения и системы тестеров (неизменяемой части схемы контроля). Сложности реализации блоков контрольной логики в структурах рис. 2 и 3 могут существенно отличаться и определяются как топологией контролируемой схемы ^(x), так и способом доопределения функций логического дополнения с учетом обеспечения самопроверяемости блока логического дополнения [38, 39]. На сложность технической реализации системы функционального контроля влияет также и суммарная сложность тестеров и компаратора. Установим, какой из вариантов оказывается более предпочтительным. На рис. 4 приведены структурные схемы функциональных элементов, с помощью которых реализовано контрольное оборудование систем функционального контроля из рассматриваемых примеров. Сложность технической реализации подобных структур принято оценивать количеством входов внутренних логических элементов - величиной L [44, 45]. Для тестеров равновесных кодов и стандартных элементов автоматики данные показатели сведены в табл. 1. Контрольная схема первой системы диагностирования (см. рис. 2) строится по формуле 2*2/5-TSC+TRC, а второй (см. рис. 3) - по формуле 3*2/4-TSC+2*TRC. В обоих случаях требуется по шесть элементов сложения по модулю два (6*XOR) в блоке логического дополнения. Таким образом, реализация первой неизменяемой части схемы имеет сложность 104, а второй неизменяемой части схемы - 60. Неизменяемая часть второй структурной схемы в 1,7 раза проще неизменяемой части первой схемы. Рассматривая другие показатели элементов автоматики (см. табл. 1), такие как быстродействие q, оцениваемое по количеству уровней внутренних логических элементов, а также контролепригодность, оцениваемую по количеству тестовых комбинаций, необходимых для полной проверки одиночных константных неисправностей устройства, отмечаем приоритет второй структурной схемы над первой: она имеет большее быстродействие и потребует меньшее количество тестовых комбинаций для полной проверки каждого тестера. Рис. 4. Структурные схемы тестеров: а - 2/4-TSC; б - TRC; в - 2/5-TSC Т а б л и ц а 1 Характеристики функциональных элементов Функциональный элемент Тестовые комбинации Сложность реализации, L Быстродействие, q XOR {00; 01; 10; 11} 6 2 1/3-TSC {001; 010; 100} 18 3 1/4-TSC {0001; 0010; 0100;1000} 14 3 2/4-TSC {0011;1100;1001;0110} 12 2 TRC {0101;0110; 1001; 1010} 12 2 1/5-TSC {00001;00010; 00100;01000; 10000} 22 3 2/5-TSC {10100;01010;01001;00101;11000;00110} 28 5 1/6-TSC {000001; 000010;000100;001000; 010000;100000} 24 3 Если бы при организации контроля схемы с т = 10 выходами были применены другие равновесные коды, например коды «1 из т», это бы только усложнило блоки контрольной логики и логического дополнения. На рис. 5 приведены структурные схемы наиболее простых тестеров для часто используемых при организации систем функционального контроля равновесных кодов. При этом тестеры приведенных кодов имеют не столь большую сложность, а также требуют для своей полной проверки небольшое количество тестовых комбинаций (см. табл. 1). Следует отметить, что равновесные 1/т-коды могут эффективно применяться при организации контроля комбинационных схем, особенно, при малом количестве выходов [38, 41]. б Рис. 5. Структурные схемы тестеров: а - 1/3-TSC; б - 1/4-TSC; в - 1/5-TSC; г - 1/6-TSC В табл. 2 приведены описания разнообразных способов реализации неизменяемых частей схем контроля дискретных устройств c m = 3^6 выходами. Для каждого способа указана формула реализации, сложность неизменяемой части (с учетом сложности блока логического дополнения), а также доля сложности технической реализации неизменяемой части схемы от наилучшего способа (коэффициент у, %). Т а б л и ц а 2 Способы реализации неизменяемых частей схемы контроля m Формула реализации схемы контроля Количество выходов блока G(x) L Y, % 3 1/3-TSC 2 30 100 4 1/4-TSC 3 32 228,571 4 2/4-TSC 2 24 100 4 TRC 2 24 100 4 2 х 1/3-TSC + TRC 4 60 250 5 1/5-TSC 4 46 100 5 2/5-TSC 3 46 100 5 3 х TRC 4 60 130,435 5 2 х 2/4-TSC + TRC 4 60 130,435 5 1/4-TSC + 2/4-TSC + TRC 5 68 147,826 5 2 х 1/4-TSC + TRC 6 76 165,217 5 2 х 1/3-TSC + TRC 4 72 156,522 6 1/6-TSC 5 54 100 6 3 х TRC 4 60 111,111 6 2 х 2/4-TSC + TRC 4 60 111,111 6 1/4-TSC + 2/4-TSC + TRC 5 68 125,926 6 2 х 1/4-TSC + TRC 6 76 140,741 6 2 х 1/3-TSC + TRC 4 72 133,333 При малых значениях m эффективен контроль схем в виде полной группы выходов и одного тестера равновесного r/m-кода. Однако с увеличением длины информационного вектора приоритетнее оказывается использование контроля выходов по группам. Это возникает потому, что с увеличением значения m растет сложность тестера равновесного кода для контроля всех выходов, а также увеличивается количество выходов блока контрольной логики и количество элементов XOR в блоке логического дополнения. В табл. 3 приведены наилучшие способы реализации неизменяемых частей схем контроля для различных значений m. Т а б л и ц а 3 Варианты реализации неизменяемых частей схемы контроля с наименьшей сложностью m Формула тестера Количество выходов блока G(x) 3 1/3-TSC 2 4 2/4-TSC, TRC 2 5 2/5-TSC 3 6 1/6-TSC 5 7 3 х TRC, 2 х 2/4-TSC + TRC, 2/4-TSC + 2 х TRC 4 8 3 х TRC, 2 х 2/4-TSC + TRC, 2/4-TSC + 2 х TRC 4 9 2/5-TSC + 2/4-TSC + TRC, 2/5-TSC + 2 х TRC 5 >10 m х2/4-TRC + ^ -4 -ЦхTRC, ..., ^2 m -ЦхTRC 2 Г m 1 4 Оказывается, наилучшим вариантом при количестве выходов m > 10 является разбиение их на группы по четыре выхода в каждой и контроль каждой группы либо на основе 2/4-кода, либо на основе модуля TRC. Сложности реализации для случаев количества выходов схем m = p + 1, p + 2, p + 3 и p + 4, где p - число, кратное четырем, равны. При каждом увеличении на «четверку» сложность реализации возрастает на величину сложности подсхемы реализации 2/4-TSC + TRC + 2 х XOR = 36 (рис. 6). ~ Сложность реализации тестера • • • Сложность реализации блока логического дополнения Сложность неизменяемой части схемы контроля Рис. 6. Сложность технической реализации неизменяемых компонентов схемы контроля при разбиении их на группы контроля по четыре выхода Заключение При организации контроля многовыходных комбинационных схем на основе метода логического дополнения с точки зрения сложности технической реализации схем контроля и простоты обеспечения свойства полной самопроверяемости их структур эффективно использовать равновесные коды с малой длиной кодовых слов (m < 6). Для схем с небольшим количеством выходов удобно применять коды r/m и контролировать все выходы как одну группу. Для многовыходных схем целесообразно при организации контроля разбивать выходы на четырехэлементные подмножества и контролировать каждую полученную группу на основе 2/4-кода или модуля сжатия парафазных сигналов, выходы же тестеров при этом следует объединять на входах самопроверяемого компаратора.

Ключевые слова

комбинационная схема, система контроля, метод логического дополнения, равновесные коды, код «1 из 3», код «1 из 4», код «2 из 4», самопроверяемость, combinational circuit, concurrent error detection system, Boolean complement method, constant-weight code, «1-out-of-3»-code, «1-out-of-4»-code, «2-out-of-4»-code, self-checking

Авторы

ФИООрганизацияДополнительноE-mail
Сапожников Валерий ВладимировичПетербургский государственный университет путей сообщения Императора Александра Iпрофессор, доктор технических наук, профессор кафедры Автоматики и телемеханики на железных дорогахport.at.pgups1@gmail.com
Сапожников Владимир ВладимировичПетербургский государственный университет путей сообщения Императора Александра Iat.pgups@gmail.com
Ефанов Дмитрий ВикторовичПетербургский государственный университет путей сообщения Императора Александра Iкандидат технических наук, доцент кафедры автоматики и телемеханики на железных дорогахTrES-4b@yandex.ru
Пивоваров Дмитрий ВячеславовичПетербургский государственный университет путей сообщения Императора Александра Iаспирантpivovarov.d.v.spb@gmail.com
Всего: 4

Ссылки

Каравай М.Ф., Согомонян Е.С. Анализ надежностных характеристик самопроверяемых избыточных структур // Автоматика и телемеханика. 1979. № 8. С. 105-119.
Гавзов Д.В., Сапожников В.В., Сапожников Вл.В. Методы обеспечения безопасности дискретных систем // Автоматика и телемеханика. 1994. № 8. С. 3-50.
Скляр В.В., Харченко В.С. Отказоустойчивые компьютерные системы управления с версионно-пороговой адаптацией: спо собы адаптации, оценка надежности, выбор архитектур // Автоматика и телемеханика. 2002. № 6. С. 131-145.
Дрозд А.В. Нетрадиционный взгляд на рабочее диагностирование вычислительных устройств // Проблемы управления. 2008. № 2. С. 48-56.
Рабочее диагностирование безопасных информационно-управляющих систем / А.В. Дрозд, В.С. Харченко, С.Г. Антощук, Ю.В. Дрозд, М.А. Дрозд, Ю.Ю. Сулима ; под ред. А.В. Дрозда, В.С. Харченко. Харьков : Национальный аэрокосмический университет им. Н.Е. Жуковского «ХАИ», 2012. 614 с.
Kharchenko V., Kondratenko Yu., Kacprzyk J. Green IT Engineering: Concepts, Models, Complex Systems Architectures // Springer Book series "Studies in Systems, Decision and Control". 2017. V. 74. 305 p. DOI: 10.1007/978-3-319-44162-7.
Сапожников В.В., Сапожников Вл.В., Христов Х.А., Гавзов Д.В. Методы построения безопасных микроэлектронных систем железнодорожной автоматики / под ред. Вл.В. Сапожникова. М. : Транспорт, 1995. 272 с.
Микропроцессорная централизация стрелок и сигналов EBILock 950 / Г.А. Казимов, В.Н. Алешин, А.Е. Деревянко, С.В. Золотарева, Г.Ф. Лекута, С.Б. Платунов, А.В. Сураев, С.А. Хохлов, К.Д. Хромушкин ; под. ред. Г.Д. Казиева. М. : ТРАНСИЗДАТ, 2008. 368 с.
Theeg G., Vlasenko S. Railway Signalling & Interlocking - International Compendium. Eurailpress, 2009. 448 p.
Пархоменко П.П., Согомонян Е.С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М. : Энергоатомиздат, 1981. 320 с.
Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М. : Радио и связь, 1989. 207 с.
Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wroclaw : Oficyna Wydawnicza Politechniki Wroclavskiej, 1995. 111 p.
Das D., Touba N.A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proceedings of the 17th IEEE VLSI Test Symposium, USA, CA, Dana Point. 1999. April 25-29. Р. 370-376.
Das D., Touba N.A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes // Journal of Electronic Testing: Theory and Applications. 1999. V. 15. Issue 1-2. P. 145-155.
Nicolaidis M., Zorian Y. On-Line Testing for VLSI - а Compendium of Approaches // Journal of Electronic Testing: Theory and Applications. 1998. V. 12. Issue 1-2. P. 7-20.
Mitra S., McCluskey E.J. Which Concurrent Error Detection Scheme to Choose? // Proceedings of International Test Conference, 2000, USA, Atlantic City, NJ. 2000. 03-05 October. Р. 985-994. DOI: 10.1109/TEST.2000.894311.
Аксёнова Г.П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 // Автоматика и телемеханика. 1979. № 9. С. 126-135.
Слабаков Е.В., Согомонян Е.С. Самопроверяемые вычислительные устройства и системы (обзор) // Автоматика и телемеханика. 1981. № 11. С. 147-167.
Аксёнова Г.П. О функциональном диагностировании дискретных устройств в условиях работы с неточными данными // Проблемы управления. 2008. № 5. С. 62-66.
Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. О кодах с суммированием единичных разрядов в системах функционального контроля // Автоматика и телемеханика. 2014. № 8. С. 131-145.
Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автоматика и телемеханика. 2015. № 10. С. 152-169.
Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Условия обнаружения неисправности логического элемента в комбинационном устройстве при функциональном контроле на основе кода Бергера // Автоматика и телемеханика. 2017. № 5. С. 152-165.
Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Логическое дополнение - новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. № 1. С. 167-176.
Freiman C.V. Optimal Error Detection Codes for Completely Asymmetric Binary Channels // Information and Control. 1962. V. 5, Issue 1. P. 64-71. DOI: 10.1016/S0019-9958(62)90223-1.
Гессель М., Мошанин В.И., Сапожников В.В., Сапожников Вл.В. Обнаружение неисправностей в самопроверяемых комбинационных схемах с использованием свойств самодвойственных функций // Автоматика и телемеханика. 1997. № 12. С. 193-200.
Saposhnikov Vl.V., Dmitriev A., Goessel M., Saposhnikov V.V. Self-Dual Parity Checking - a New Method for on Line Testing // Proceedings of 14th IEEE VLSI Test Symposium. USA, Princeton, 1996. P. 162-168.
Saposhnikov Vl.V., Moshanin V., Saposhnikov V.V., Goessel M. Self-Dual Multi-Output Combinational Circuits with Output Data Compaction // Compendium of Papers IEEE European Test Workshop (ETW97). Cagliari, Italy. 1997. May 28-30. P. 107-111.
Saposhnikov Vl.V., Saposhnikov V.V., Dmitriev A., Goessel M. Self-Dual Duplication for Error Detection // Proceedings of 7th Asian Test Symposium. Singapore, 1998. P. 296-300.
Saposhnikov Vl.V., Moshanin V., Saposhnikov V.V., Goessel M. Experimental Results for Self-Dual Multi-Output Combinational Circuits // Journal of Electronic Testing: Theory and Applications. 1999. V. 14. Issue 3. P. 295-300.
Гессель М., Дмитриев А.В., Сапожников В.В., Сапожников Вл.В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. № 11. С. 162-174.
Сапожников В.В., Сапожников Вл.В., Гёссель М. Самодвойственные дискретные устройства. СПб. : Энергоатомиздат (Санкт-Петербургское отделение), 2001. 331 с.
Goessel M., Saposhnikov Vl., Saposhnikov V., Dmitriev A. A New Method for Concurrent Checking by Use of a 1-out-of-4 Code // Proceedings of the 6th IEEE International On-line Testing Workshop. 3-5 July. Palma de Mallorca, Spain, 2000. P. 147-152.
Сапожников В.В., Сапожников Вл.В., Дмитриев А.В., Морозов А.В., Гессель М. Организация функционального контроля комбинационных схем методом логического дополнения // Электронное моделирование. 2002. Т. 24, № 6. С. 51-66.
Saposhnikov V.V., Saposhnikov Vl.V., Morozov A., Osadtchi G., Gossel M. Design of Totally Self-Checking Combinational Circuits by Use of Complementary Circuits // Proceedings of East-West Design & Test Workshop. Yalta, Ukraine, 2004. P. 83-87.
Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. № 8. С. 161-172.
Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Ed. 1. Dordrecht : Springer Science + Business Media B.V., 2008. 184 p.
Das D.K., Roy S.S., Dmitiriev A., Morozov A., Gossel M. Constraint Don't Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // Proceedings of the 10th International Workshops on Boolean Problems. Freiberg, Germany, September, 2012. P. 33-40.
Efanov D., Sapozhnikov V., Sapozhnikov Vl. Methods of Organization of Totally Self-Checking Concurrent Error Detection System on the Basis of Constant-Weight «1-out-of-3»-Code // Proceedings of 14th IEEE East-West Design & Test Symposium (EWDTS'2016). Yerevan, Armenia, 2016. October 14-17. P. 117-125.
Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Метод функционального контроля комбинационных логических устройств на основе кода «2 из 4» // Известия вузов. Приборостроение. 2016. Т. 59, № 7. С. 524-533. DOI: 10.17586/00213454-2016-59-7-524-533.
Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода «2 из 4» // Проблемы управления. 2017. № 1. С. 57-64.
Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Пивоваров Д.В. Метод логического дополнения на основе равновесного кода «1 из 4» для построения полностью самопроверяемых структур систем функционального контроля // Электронное моделирование. 2017. Т. 39, № 2. С. 15-34.
Huches J.L.A., McCluskey E.J., Lu D.J. Design of Totally Self-Checking Comparators with an Arbitrary Number of Inputs // IEEE Transactions on Computers. 1984. V. C-33, No. 6. P. 546-550.
Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Организация систем функционального контроля с обеспечением полной самопроверяемости структуры на основе модулей сжатия парафазных сигналов // Известия вузов. Приборостроение. 2017. Т. 60, № 5. С. 404-411. DOI: 10.17586/0021-3454-2017-60-5-404-411.
Сапожников В.В., Сапожников Вл.В. Самопроверяемые дискретные устройства. СПб. : Энергоатомиздат, 1992. 224 с.
Сапожников В.В., Сапожников Вл.В. Самопроверяемые тестеры для равновесных кодов // Автоматика и телемеханика. 1992. № 3. С. 3-35.
 Синтез систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения | Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2017. № 41. DOI: 10.17223/19988605/41/9

Синтез систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения | Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2017. № 41. DOI: 10.17223/19988605/41/9