FPGA implementation of floating-point LMS adaptive filters using high-level synthesis.pdf Адаптивные фильтры с алгоритмом наименьших квадратов (LMS) применяются для идентификации систем, эхокомпенсации в телефонных сетях, выравнивания характеристик электрических каналов связи, адаптивного формирования диаграмм направленности в антенных решетках, подавления шумов, отслеживания объектов и др. Алгоритм LMS надежен, сравнительно прост в технической реализации и имеет большое количество модификаций, учитывающих специфику решаемых задач [1-4]. Для эффективной работы LMS-фильтра предпочтителен формат с плавающей запятой из-за более высокой скорости сходимости и значительно меньшей мощности остаточного сигнала ошибки [5, 6]. Для аппаратной реализации адаптивных фильтров, работающих в формате с плавающей запятой, в целом более приспособлены сигнальные процессоры. ПЛИС представляют интерес, когда сигнальные процессоры не могут обеспечить достаточную производительность. Высокая производительность требуется, например, в устройствах отслеживания источника звука в условиях реверберации [7-10], слепой идентификации каналов [11], улучшения качества звукозаписи и звуковоспроизведения [12], где адаптивные фильтры должны быть многоканальными. Возможности современных ПЛИС (FPGA) позволяют использовать их для решения широкого круга задач: цифровой обработки сигналов [6, 13-18], высокопроизводительных вычислений [19, 20], машинного обучения и реализации нейронных сетей [21] и др. Тем не менее выбор ПЛИС для реализации LMS-фильтра, работающего в формате с плавающей запятой, сопряжен с рядом проблем. Так, встроенными аппаратными блоками для вычислений в формате с плавающей запятой располагают очень немногие ПЛИС. В остальных случаях арифметические устройства нужно собирать из блоков цифровой обработки сигналов, ориентированных на формат с фиксированной запятой, и (или) программируемой логики общего назначения. При этом разработка адаптивных фильтров в средах проектирования устройств на ПЛИС не автоматизирована, т. е. не предусмотрены соответствующие модули интеллектуальной собственности (IP-модули), графический пользовательский интерфейс и т.п. В литературе в основном описаны варианты реализации на ПЛИС LMS-фильтров, работающих в формате с фиксированной запятой (см. напр.: [6, 13-17]). Описания LMS-фильтров в этих работах выполнены на языке VHDL или Verilog - как вручную [17], так и автоматически, при использовании IP-модулей сумматоров и умножителей [6, 13] или инструмента System Generator, встраиваемого в MATLAB [14-16]. Реализация LMS-фильтров, выполняющих вычисления над числами в формате 109 Информатика и программирование / Informatics and programming с плавающей запятой, описывается в литературе реже. В [6] сравниваются результаты реализации 32-разрядного LMS-фильтра в форматах с фиксированной и плавающей запятой. Для описания фильтра, работающего в формате с фиксированной запятой, в [6] использован VHDL-пакет fixed-point package; для реализации фильтра, работающего в формате с плавающей запятой, - IP-модули сумматора и умножителя. В [18] описан на языке Verilog и реализован на ПЛИС вычислительный модуль, работающий в формате с плавающей запятой и включающий в себя LMS-фильтр. В настоящей работе рассмотрена возможность использования синтеза высокого уровня для реализации на ПЛИС LMS-фильтров, работающих в формате с плавающей запятой. Суть синтеза высокого уровня (High-Level Synthesis; HLS) заключается в преобразовании исходного кода, написанного на языке программирования (например, С или C++), в описание устройства на уровне регистровых передач, т.е. на языке VHDL или Verilog. На языке программирования описывается только алгоритм, без уточнения деталей его реализации. Один и тот же исходный код можно реализовать с различным набором настроек и директив и получить различные результаты, называемые решениями HLS-проекта [22]. То есть можно в короткий срок получить описания устройств, работающих по одному и тому же алгоритму, но имеющих различную архитектуру, производительность и т.д. Для встраивания того или иного решения в проект, реализуемый на ПЛИС, требуется преобразовать это решение в IP-модуль. В данной работе из исходного кода на языке C++ получены и проанализированы два решения LMS-фильтра: с последовательным выполнением всех операций, предусмотренных алгоритмом LMS, и с конвейеризацией цикла операций, содержащегося в алгоритме LMS. В цикле выполняется основная часть операций алгоритма LMS, поэтому конвейеризация позволила существенно сократить время его выполнения (латентность). В рамках каждого решения получены результаты синтеза описаний фильтров с порядком от 32 до 512 при заданной тактовой частоте 100 МГц. Полученные решения оценены по критериям ресурсоемкости, латентности и распределения операций алгоритма во времени. Для синтеза высокого уровня использован синтезатор Vivado HLS 2018.3 от фирмы Xilinx [22]. Полученные IP-модули LMS-фильтра предназначены для ПЛИС XC7A200tfbg-1 от Xilinx. 1. LMS-фильтр и описание его работы на языке C++ 1.1. LMS-фильтр На каждом шаге дискретизации LMS-фильтр принимает по одному отсчету входного сигнала -x[n], и требуемого сигнала - d[n], и формирует отсчеты выходного сигнала и сигнала ошибки -y[n] и e[n] соответственно [1]. Рис. 1. Структурная схема LMS-фильтра Fig. 1. LMS filter block diagram Как показано на рис. 1, LMS-фильтр содержит КИХ-фильтр с коэффициентами W[n], обрабатывающий отсчеты входного сигнала согласно формуле (1), и блок адаптации LMS, где происходит перерасчет коэффициентов КИХ-фильтра по формуле (2): N-1 y[n] = 2 w[i] ■ x[n - І] , (1) i=0 W[n +1] = W[n] + ye[n]X[n]. (2) 110 Ушенина И.В. Использование синтеза высокого уровня для реализации на ПЛИС адаптивных LMS-фильтров В (1) n - номер шага дискретизации, N - порядок фильтра, w[/'] - коэффициенты фильтра, образующие вектор W[n], x[n - і] - отсчеты входного сигнала, образующие вектор X[n]. В (2) W[n+1] и W[n] -векторы коэффициентов фильтра, действующие на [п+1]-м и n-м шагах дискретизации, e[n] - сигнал ошибки, т.е. разность d[n] и y[n], X[n] - вектор отсчетов входного сигнала, ц - параметр, определяющий скорость сходимости алгоритма и выбираемый с учетом максимального собственного значения корреляционной матрицы входного сигнала ^max (3): 0

Скачать электронную версию публикации