Использование равновесного кода «1 из 4» при синтезе самопроверяемых схем встроенного контроля на основе логической коррекции сигналов | Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2025. № 72. DOI: 10.17223/19988605/72/12

Использование равновесного кода «1 из 4» при синтезе самопроверяемых схем встроенного контроля на основе логической коррекции сигналов

Предложен способ получения группы методов синтеза самопроверяемых дискретных устройств со схемами встроенного контроля, синтезируемыми на основе логической коррекции сигналов и равновесного кода «1 из 4». Схемы встроенного контроля строятся для групп, состоящих из четырех выходов объекта диагностирования. В отличие от известных методов подразумевается коррекция сигналов в схеме встроенного контроля от всех четырех выходов из выделенной группы выходов объекта диагностирования, что позволяет получить большое количество методов синтеза схемы встроенного контроля. Показано, как устанавливается зависимость между значениями, формируемыми на выходах блока вычисления функций коррекции, и значениями, формируемыми на выходах объекта диагностирования, учитывающая подачу проверяющих тестов на элементы преобразования и тестер в схеме встроенного контроля в процессе эксплуатации самопроверяемого устройства. Приводится пример установления такой зависимости, а также определены множества проверяющих тестов для схемы встроенного контроля. Показано, что для полной проверки схемы встроенного контроля требуется не более восьми рабочих комбинаций, генерируемых на выходах объекта диагностирования. Полученные в статье результаты могут использоваться при разработке самопроверяемых дискретных устройств на различной элементной базе. Автор заявляет об отсутствии конфликта интересов.

Скачать электронную версию публикации

Ключевые слова

самопроверяемые дискретные устройства, схема встроенного контроля, логическая коррекция сигналов, равновесный код «1 из 4», контроль вычислений на выходах дискретных устройств

Авторы

ФИО	Организация	Дополнительно	E-mail
Ефанов Дмитрий Викторович	Санкт-Петербургский политехнический университет Петра Великого; Российский университет транспорта; Ташкентский государственный транспортный университет	доктор технических наук, профессор, действительный член Международной Академии транспорта, член Института инженеров электротехники и электроники (IEEE); профессор Высшей школы транспорта Института машиностроения, материалов и транспорта, профессор Высшей школы управления кибер-физическими системами; профессор кафедры автоматики, телемеханики и связи на железнодорожном транспорте; профессор кафедры автоматики и телемеханики	TrES-4b@yandex.ru

Всего: 1

Ссылки

Kharchenko V., Kondratenko Yu., Kacprzyk J. Green IT Engineering: Concepts, Models, Complex Systems Architectures. Springer, 2017. 305 p. doi: 10.1007/978-3-319-44162-7 (Springer Book series “Studies in Systems, Decision and Control”; v. 74).

Mikoni S. Top Level Diagnostic Models of Complex Objects // Lecture Notes in Networks and Systems. 2022. V. 442. P. 238-249. doi: 10.1007/978-3-030-98832-6_21.

Gharibi W., Hahanov V., Chumachenko S., Litvinova E., Hahanov I., Hahanova I. Vector-Logic Computing for Faults-As-Address Deductive Simulation // IAES International Journal of Robotics and Automation (IJRA). 2023. V. 12 (3). P. 274-288. doi: 10.11591/ijra. v12i3.pp274-288.

Hahanov V., Litvinova E., Davitadze Z., Chumachenko S., Devadze Z., Abdullaev V.H. Truth Table Based Intelligent Computing // 2024 31st International Conference on Mixed Design of Integrated Circuits and System (MIXDES), 27-28 June 2024. Gdansk, 2024. Р. 199-204. doi: 10.23919/MIXDES62605.2024.10614035.

Ubar R., Raik J., Jenihhin M., Jutman A. Structural Decision Diagrams in Digital Test: Theory and Applications. Birkhauser, 2024, XIII + 595 p. doi: 10.1007/978-3-031-44734-1 (Computer Science Foundations and Applied Logic).

Nicolaidis M., Zorian Y. On-Line Testing for VLSI - А Compendium of Approaches // Journal of Electronic Testing: Theory and Applications. 1998. V. 12. P. 7-20. doi: 10.1023/A:1008244815697.

Mitra S., McCluskey E.J. Which Concurrent Error Detection Scheme to Choose? // Proc. of International Test Conference. 2000. USA. Atlantic City, NJ. 03-05 October 2000. P. 985-994. doi: 10.1109/TEST.2000.894311.

Sahana A.R., Chiraag V., Suresh G., Thejaswini P., Nandi S. Application of Error Detection and Correction Techniques to Self Checking VLSI Systems: An Overview // Proc. of 2023 IEEE Guwahati Subsection Conference (GCON). Guwahati. 2023. doi: 10.1109/GCON58516.2023.10183449.

Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М. : Радио и связь, 1989. 208 с.

Dmitriev A., Saposhnikov V., Saposhnikov V., Goessel M. New Self-Dual Circuits for Error Detection and Testing // VLSI Design. 2000. V. 11, is. 1. P. 1-21. doi: 10.1155/2000/84720.

Ефанов Д.В. Особенности реализации самопроверяемых структур на основе метода инвертирования данных и линейных кодов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 65. С. 126-138. doi: 10.17223/19988605/65/13.

Das D., Touba N.A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes // Journal of Electronic Testing: Theory and Applications. 1999. V. 15, is. 1-2. P. 145-155. doi: 10.1023/A:1008344603814.

Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS’2017). Novi Sad. Serbia. Sept. 29-Oct. 2. 2017. P. 25-28. doi: 10.1109/EWDTS.2017.8110065.

Ефанов Д.В., Погодина Т.С. Исследование свойств самодвойственных комбинационных устройств с контролем вычислений на основе кодов Хэмминга // Информатика и автоматизация. 2023. Т. 22, № 2. C. 349-392. doi: 10.15622/ia.22.2.5.

Ефанов Д.В. Особенности использования кодов Хэмминга при синтезе самопроверяемых цифровых устройств на основе метода инвертирования данных // Известия высших учебных заведений. Электроника. 2024. Т. 29, № 3. С. 379-392. doi: 10.24151/1561-5405-2024-29-3-379-392.

Сапожников В.В., Сапожников Вл.В. Самопроверяемые дискретные устройства. СПб. : Энергоатомиздат, 1992. 224 с.

Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wroclaw : Oficyna Wydawnicza Politechniki Wroclavskiej, 1995. 111 s.

Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Ed. 1. Dordrecht : Springer Science + Business Media B.V., 2008. 184 p.

Сапожников В.В., Сапожников Вл.В., Дмитриев А.В., Морозов А.В., Гессель М. Организация функционального контроля комбинационных схем методом логического дополнения // Электронное моделирование. 2002. Т. 24, № 6. С. 52-66.

Das D.K., Roy S.S., Dmitiriev A., Morozov A., Gossel M. Constraint Don’t Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // Proc. of the 10th International Workshops on Boolean Problems. Freiberg. Germany. September, 2012. P. 33-40.

Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. № 8. С. 161-172.

Goessel M., Saposhnikov Vl., Saposhnikov V., Dmitriev A. A New Method for Concurrent Checking by Use of a 1-out-of-4 Code // Proc. of the 6th IEEE International On-line Testing Workshop, 3-5 July 2000. Palma de Mallorca, Spain. P. 147-152.

Пархоменко П.П., Согомонян Е.С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М. : Энергоатомиздат, 1981. 320 с.

Аксёнова Г.П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 // Автоматика и телемеханика. 1979. № 9. С. 126-135.

Ефанов Д.В. Некоторые особенности обнаружения ошибок равномерными неразделимыми кодами // Известия высших учебных заведений. Приборостроение. 2019. Т. 62, № 7. С. 621-631. doi: 10.17586/0021-3454-2019-62-7-621-631.

Saposhnikov V.V., Saposhnikov Vl.V., Morozov A., Goessel M., Osadchy G. Design of totally self-checking combinational circuits by use of complementary circuits // Proc. of 2th IEEE East-West Design & Test Symposium (EWDTS’2004). Crimea, Ukraine. Sept. 15-17, 2004. P. 83-87.

Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Пивоваров Д.В. Метод логического дополнения на основе равновесного кода «1 из 4» для построения полностью самопроверяемых структур систем функционального контроля // Электронное моделирование. 2017. Т. 39, № 2. С. 15-34.

Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Пивоваров Д.В. Организация контроля комбинационных схем на основе метода логического дополнения до равновесного кода «1 из 4» // Известия высших учебных заведений. Приборостроение. 2018. Т. 61, № 12. С. 1025-1035. doi: 10.17586/0021-3454-2018-61-12-1025-1035.

Collection of Digital Design Benchmarks. URL: https://ddd.fit.cvut.cz/www/prj/Benchmarks/(accessed: 07.11.2024).

Carter W.C., Duke K.A., Schneider P.R. Self-Checking Error Checker for Two-Rail Coded Data // United States Patent Office. Filed July 25. 1968; ser. no. 747533; patented Jan. 26, 1971. New York. 10 p.

Sentovich E.M., Singh K.J., Moon C., Savoj H., Brayton R.K., Sangiovanni-Vincentelli A. Sequential Circuit Design Using Synthesis and Optimization // Proc. IEEE International Conference on Computer Design: VLSI in Computers & Processors. 11-14 Oct. 1992. Cambridge, MA, USA. P. 328-333. doi: 10.1109/ICCD.1992.276282.

Пивоваров Д.В. Организация систем функционального контроля комбинационных логических схем на основе метода логического дополнения по равновесному коду «1 из 5» // Автоматика на транспорте. 2017. Т. 3, № 4. С. 605-624.

Ефанов Д.В., Елина Е.И. Синтез самопроверяемых цифровых устройств на основе логической коррекции сигналов с применением взвешенных кодов Боуза-Лина // Проблемы управления. 2024. № 4. С. 26-43. doi: 10.25728/pu.2024.4.3.

Efanov D.V., Yelina Y.I. Investigation of Ways of Synthesizing Concurrent Error-Detection Circuits Based on Boolean Signal Correction Using Uniform Separable Codes // Russian Microelectronics. 2024. V. 53 (5). P. 471-482. doi: 10.1134/ S1063739724600456.

Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Organization of a Fully Self-Checking Structure of a Combinational Device Based on Searching for Groups of Symmetrically Independent Outputs // Automatic Control and Computer Sciences. 2020. V. 54, is. 4. P. 279-290. doi: 10.3103/S0146411620040045.

Ефанов Д.В. Синтез самопроверяемых вычислительных устройств на основе полной системы особых групп выходов объекта диагностирования // Известия высших учебных заведений. Приборостроение. 2023. Т. 66, № 5. С. 355-372. doi: 10.17586/0021-3454-2023-66-5-355-372.

Sogomonyan E.S., Gossel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs, Journal of Electronic Testing: Theory and Applications. 1993. V. 4, is. 4. P. 267-281. doi: 10.1007/BF00971975.

Matrosova A.Yu., Ostanin S.A. Self-Checking Synchronous Sequential Circuit Design for Unidirectional Error // Proc. of the IEEE European Test Workshop (ETW’98), 27-29 May 1998, Sitges, Barcelona, Spain.

Saposhnikov V.V., Morosov A., Saposhnikov Vl.V., Goessel M. A New Design Method for Self-Checking Unidirectional Combinational Circuits // Journal of Electronic Testing: Theory and Applications. 1998. V. 12, is. 1-2. P. 41-53. doi: 10.1023/A:1008257118423.

Morosow A, Saposhnikov V.V., Saposhnikov Vl.V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. 1998. V. 5, is. 4. P. 333-345. doi: 10.1155/1998/20389.