Предлагается архитектура мультипроцессора параллельного анализа информации, представленная в виде аналитических, графовых и табличных форм ассоциативных отношений, для поиска, распознавания и принятия решений в n-мерном векторном дискретном информационном пространстве.
Multiprocessor for analyzing information space. 1. Architecture of logic associative multiprocessor.pdf Исключение из компьютера «тяжеловесной» арифметики дает возможностьтрансформировать освободившиеся ресурсы в (мозгоподобную) инфраструктуруассоциативной логики, моделирующей функциональность мозга, которая позво-ляет опытному человеку ежеминутно принимать правильные решения. Мозг икомпьютер имеют единую технологическую основу в виде примитивных логиче-ских операций: and, or, not, xor. По мере приобретения опыта мозг и компьютерсоздают более сложные функциональные пространственно-временные логическиепреобразователи, использующие упомянутые выше примитивные операции. Спе-циализация компьютерного изделия, ориентированная на использование толькологических операций, дает возможность приблизиться к ассоциативно-логиче-скому мышлению человека и тем самым существенно (.100) повысить быстро-действие решения неарифметических задач. Исключение арифметических опера-ций, использование параллелизма алгебры векторной логики, мультипроцессор-ность архитектуры создают эффективную инфраструктуру, которая объединяетматематическую и технологическую культуру для решения прикладных задач.Мозгоподобность мультипроцессорной цифровой системы на кристалле есть кон-цепция создания архитектуры и моделей вычислительных процессов для реализа-ции свойственных мозгу неарифметических ассоциативно-логических функцио-нальностей на современной цифровой платформе путем использования векторныхлогических операций и критериев в задачах поиска, распознавания и принятиярешений. Рыночная привлекательность логического ассоциативного мультипро-цессора (Logical Associative MultiProcessor - LAMP) определяется тысячами ста-рых и новых логических по своей природе задач, которые в настоящее время ре-шаются неэффективно на избыточных универсальных компьютерах с мощнымарифметическим процессором. Вот некоторые актуальные для IT-рынка пробле-мы: 1. Анализ, синтез и коррекция синтаксических и семантических языковыхконструкций (реферирование, исправление ошибок, оценивание качества тек-стов). 2. Распознавание видео- и аудио-образов путем их представления вектор-ными моделями существенных параметров в дискретном пространстве. 3. Сер-висное обслуживание сложных технических изделий и восстановление работо-способности в процессе их функционирования. 4. Тестирование знаний и экс-пертное обслуживание объектов или субъектов для определения их валидности.5. Идентификация объекта или процесса для принятия решения в условиях неоп-ределенности. 6. Точный поиск заданной вектором параметров информации вInternet. 7. Целеуказание в истребителе или в автоматической системе посадкилайнера, работающей в реальном микросекундном диапазоне времени. 8. Разведе-ние объектов во времени и в пространстве для диспетчерской службы аэропортаили оптимизация инфраструктуры городского транспорта в целях исключенияколлизий. Практически все упомянутые задачи решаются в реальном масштабевремени, являются изоморфными по логической структуре процесс-моделей, ис-пользующих совокупность взаимосвязанных ассоциативных таблиц. Для их ре-шения необходима быстродействующая и специализированная аппаратная плат-форма (LAMP), ориентированная на параллельное выполнение процедур поиска,распознавания и принятия решений, оцениваемых путем использования инте-грального неарифметического критерия качества.Цель исследования заключается в существенном (.100) повышении быстро-действия процедур поиска, распознавания и принятия решений путем мультипро-цессорной и параллельной реализации ассоциативно-логических векторных опе-раций для анализа графовых и табличных структур данных в дискретном булевомпространстве без использования арифметических операций.Для достижения цели необходимо решить задачи, связанные с разработкой:1) Неарифметической метрики оценивания ассоциативно-логических решений.2) Структуры данных и процесс-моделей решения актуальных задач. 3) Архитек-туры логического ассоциативного мультипроцессора.Сущность работы - создание инфраструктуры экспертного обслуживания за-просов в реальном масштабе времени, интегрирующей мультипроцессорную сис-тему на кристалле с аппаратом ассоциативно-логических структур данных дляполучения детерминированного решения, валидность (состоятельность) которогооценивается неарифметическим интегральным критерием качества взаимодейст-вия запроса с заданным дискретным пространством.Объект исследования - инфраструктура поиска, распознавания и принятиярешений в дискретном булевом пространстве на основе использования алгебрывекторной логики, мультипроцессорной платформыется векторно-логическим критерием качества взаимодействия запроса (векто-ра m) с системой ассоциативных векторов (ассоциаторов), в результате которогосгенерируется конструктивный ответ в виде одного или нескольких ассоциаторов,а также, пока еще численной характеристики степени принадлежности (функциикачества) входного вектора m к найденному решению: : (mA). Входной векторm=(m1,m2,...,mi,...,mq),mi{0,1,x} и матрица Ai ассоциаторовAijr(AijAi A)={0,1,x}имеют одинаковую размерность, равную q . Далее степень принадлежности m-вектора к вектору А будет обозначаться как (mA).Существует 5 типов теоретико-множественного (логического) -взаимодей-ствия двух векторов mA, определенных на рис. 1. Они формируют все прими-тивные варианты реакции обобщенной ПРП-системы (поиска, распознавания ипринятия решения) на входной вектор-запрос. В технологической отрасли знаний -технической диагностике (Design & Test) -указанная последовательность действийизоморфна маршруту: поиск дефектов, ихраспознавание, принятие решения на восста-новление работоспособности. Все три стадиитехнологического маршрута нуждаются вметрике оценивания решений для выбораоптимального варианта.Определение. Интегральная теоретико-множественная метрика для оценивания ка-чества запроса есть функция взаимодействиямногозначных векторов mA, которая оп-ределяется средней суммой трех нормиро-ванных параметров: кодовым расстояниемd(m,A), функцией принадлежности (mA)и функцией принадлежности (Am):11[( , ) ( ) ( )], ( , )1[ ( )];3ni iiQ dmA m A A m dmA n cardm An == + + = − ∩ = ∅( ) ( )1 1( ) 2 ( )( )& ( ) ( );card m A card An ni i ii im A card m Acard m A x card A card A x −= = = == ∩ = = ∪ = (1)( ) ( )1 1( ) 2 ( )( )& ( ) ( ).card m A card mn ni i ii iA m card m Acard m A x card m card m x −= = = == ∩ = = ∪ =Пояснения. Нормирование параметров позволяет оценить уровень взаимодей-ствия векторов в интервале [0,1]. Если зафиксировано предельное максимальноезначение каждого параметра, равное 1, то векторы равны между собой. Мини-m A A mm A m Am = Am AРис. 1. Результаты пересечениядвух векторовмальная оценка, , Q = 0 фиксируется в случае полного несовпадения векторов повсем n координатам. Если мощность пересечения mA=m равна половинепространства вектора A, то функции принадлежности и качества соответственноравны( )1; ( ) 1; ( , ) 1; ( , )55.2 23 6mA = Am = d mA = QmA = =Аналогичное значение будет иметь параметр Q , если мощность пересеченияmA=A равна половине пространства вектора m . Если мощность пересеченияcard(m A) равна половине мощностей пространств векторов A и m , то функ-ции принадлежности имеют значения( ) 1; ( ) 1; ( , ) 1; ( , ) 4 4 2.2 2 2 3 6 3mA = Am = d m A = QmA = = =Следует заметить, что если пересечение двух векторов равно пустому множе-ству, то степень двойки от символа «пусто» равна нулю: 2card(mA)=∅ =2∅ =0 .Это действительно означает, что количество общих точек при пересечении двухпространств равно нулю.Цель введения векторно-логического критерия качества решения заключаетсяв существенном повышении быстродействия при подсчете качества Q взаимодей-ствия компонентов m и A при анализе ассоциативных структур данных путем ис-пользования только векторных логических операций. Арифметический критерий(1) без усреднения функций принадлежности и кодового расстояния можнотрансформировать к виду( ) ( ) ( )( )( ) ( ) 1 ( )( )( ) ( ) ( ) 1 ( )( )( ) ( ) 1 ( )[ , ] [ ] [ ],( , ) [ 1],( ) [ 1] [ 1],( ) [ 1] [ 1].i j i j i jn mi j i j i jn mi j i j i j i jn mi j i j i jQ dm A m A A md m A card m Am A card A card m AA m cardm cardm A==== + + = ⊕ = = = − = = = − =(2)Первый компонент, составляющий критерий, формирует степень несовпаде-ния n-мерных векторов - кодовое расстояние - путем выполнения операции xor,второй и третий определяют степень непринадлежности результата конъюнкции кчислу единиц каждого из двух взаимодействующих векторов. Понятия принад-лежности и непринадлежности являются взаимодополняющими, но в данном слу-чае технологичнее вычислять непринадлежность. Таким образом, идеальный кри-терий качества равен нулю, когда два вектора равны между собой. Оценка качест-ва взаимодействия двух двоичных векторов убывает по мере роста критерия от 0 к1. Чтобы окончательно уйти от арифметических операций при подсчете уже век-торного критерия качества, необходимо выражения (2) преобразовать к виду( , ) ( ) ( ),( , ) ,( ) ,( ) .Q d m A m A A md m A m Am A A m AA m m m A= = ⊕ = = (3)Здесь критерии представлены уже не числами, а векторами, которые оценива-ют взаимодействие компонентов m,A. При этом увеличение числа нулей в трехвекторах качества повышает критерий, а наличие единиц индицирует ухудшениекачества взаимодействия. Для сравнения оценок необходимо определять мощ-ность единиц в каждом векторе без выполнения операций суммирования. Этоможно сделать с помощью регистра [4] (рис. 2), который позволяет за один тактвыполнить сдвиг влево и уплотнить все единичные координаты n-разрядного дво-ичного вектора.Рис. 2. Регистр сдвига и уплотнения единицПосле процедуры сжатия номер правого единичного бита уплотненной серииединиц формирует индекс качества взаимодействия векторов. Для двоичных на-боров m=(110011001100),A=(000011110101) определение качества их взаимо-действия по формулам (3) представлено в следующем виде (нулевые координатыотмечены точками):1 1 . . 1 1 . . 1 1 . .. . . . 1 1 1 1 . 1 . 1. . . . 1 1 . . . 1 . .1 1 1 1 . . 1 1 1 . 1 1( , ) 1 1 . . . . 1 1 1 . . 1( ) 1 1 . . . . . . 1 . . .( ) . . . . . . 1 1 . . . 1( , ) ( ) ( ) 1 1 . . . . 1 1 1 . . 1( , ) (6/12) 1 1 1 1 1 1 . . . . . .mAm Am Ad m A m AA m m m Am A A m AQ d m A m A A mQ m A= ⊕ = = = =Здесь сформирована не только оценка взаимодействия векторов, равнаяQ(m,A)=(6/12), но, что самое главное, единичные координаты строкиQ=d(m,A)(mA)(Am) идентифицируют все существенные перемен-ные, по которым имеется некачественное взаимодействие векторов. Для сравне-ния двух решений, полученных в результате логического анализа, используютсясжатые векторы качества Q , над которыми выполняется процедура, включающаяследующие векторные операции:1 1 2 12 1 2 1( , ) [ ( , ) ( , ) ( , )] 0;( , )( , ) [ ( , ) ( , ) ( , )] 1.Q m A or Q m A Q m A Q m AQ m AQ m A orQ m A Q m A Q m A= ⎧⎨⎩ ⊕⊕ ==(4)Вектор-бит or-оператор девекторизации формирует двоичное битовое решениена основе применения логической операции or к n разрядам вектора существен-ных переменных критерия качества. Схемотехническое решение процедуры вы-бора120,1Q YQQ Y= ⎧⎨⎩ ==и аналитическая процесс-модель имеют три операции, которые представлены нарис. 3.Y= [(Q1Q2) ⊕Q1]Рис. 3. Процесс-модель выбора решенияДля двоичных векторов, представляющих собой критерии качества, ниже вы-полнена процедура выбора лучшего их них на основании выражения, представ-ленного в (4):121 21 1 21( , ) (6,12) 1 1 1 1 1 1 . . . . . .( , ) (8,12) 1 1 1 1 1 1 1 1 . . . .( , ) ( , ) 1 1 1 1 1 1 . . . . . .( , ) ( , ) ( , ) . . . . . . . . . . . .( , ) ( , ) 1 1 1 1 1 1 . . . . . .Q m AQ m AQ m A Q m AQ m A Q m A Q m AQ m A Q m A==⊕ =Векторные логические критерии качества взаимодействия ассоциативных на-боров позволяют получать оценку поиска, распознавания и принятия решения свысоким быстродействием логических параллельных операций, что особенно су-щественно для критических систем реального времени.3. Процесс-модель поиска, распознавания и принятия решенияМетрика качества, представленная в (3), дает возможность оценивать близостьпространственных объектов друг к другу, а также взаимодействие векторных про-странств. Практическим примером полезности интегрального критерия качестваможет служить стрельба по цели, которая иллюстрируется ранее приведеннымидиаграммами (см. рис. 1) взаимодействия векторов: 1) Снаряд попал точно в цельи поразил ее полностью; 2) Мишень поражена необоснованно большим калибромснаряда; 3) Калибр снаряда недостаточен для поражения крупной цели; 4) Неэф-фективный и неточный выстрел снарядом большого калибра; 5) Снаряд пролетелмимо мишени. Процесс-модель взаимодействия P(m,A) сопровождается инте-гральным критерием качества, который оценивает не только попадание или про-мах, но и эффективность использования калибра оружия. Аналитическая записьобобщенной процесс-модели для выбора лучшего взаимодействия входного за-проса m с системой логических ассоциативных отношений представлена в сле-дующем виде:1 1,1 21 21 21 21 2( , ) min ( ) [( ) ] 0;( , ) ( , ,..., ,..., );( , ,..., ,..., );{ , , , , , };( , ,..., ,..., );( , ,..., ,..., );( , ,.n j ii i i ij n j ii ni ni i i ij isij ij ij ijr msqP m A Q m A Q Q QQ m A Q Q Q QA A A A Aand or xor not slc nopA A A A AA A A A Am m m= == = ⊕ === ==== .., ,..., ).( , ) ( ) ( ),( , ) ;( ) ;( ) .r qi i i ii ii i ii im mQ dmA m A A md m A m Am A A m AA m m m A= = ⊕ = = (5)Комментарии: 1) Функциональность P(m,A) задает аналитическую модельвычислительного процесса в виде высказывания, минимизирующего интеграль-ный критерий качества. 2) Структуры данных представлены в виде вершин-таблиц графа A = (A1,A2,...,Ai,...,Am) , логически взаимодействующих между со-бой. 3) Вершина графа задается упорядоченной совокупностью вектор-строк ас-социативной таблицы Ai= (Ai1,Ai2,...,Aij ,...,Ais ) явных решений, где строкаAij = (Aij1,Aij2,...,Aijr,...,Amsq) представляет собой истинное высказывание. По-скольку функционал, представленный в виде таблицы, не имеет постоянных вовремени входных и выходных переменных, то данная структура отличается от по-следовательной машины фон Неймана, задаваемой конечными автоматами Милии Мура. Равнозначность всех переменных в векторе Aij = (Aij1,Aij2,...,Aijr,...,Amsq)создает одинаковые условия их существования, что означает инвариантность ре-шения задач прямой и обратной импликации в пространстве Ai A . Ассоциатив-ный вектор Aij определяет собой явное решение, где каждая переменная задаетсяв конечном, многозначном и дискретном алфавите Aijr {1,2,...,i ,...,k } = .Взаимодействие P(m,A) входного вектора-запроса m= (m1,m2,...,mr,...,mq) сграфом A = (A1,A2,...,Ai,...,Am) формирует множество решений с выбором луч-шего из них по минимальному критерию качества:P(m,A)=minQi[m(A1 A2 ... Ai ... Am )] .Конкретное взаимодействие вершин графа между собой создает функциональ-ность A = (A1,A2,...,Ai,...,Am) , которая может быть оформлена в следующиеструктуры: 1) Единственная ассоциативная таблица, содержащая все решения ло-гической задачи в явном виде. Преимущество - максимальное быстродействиепараллельного ассоциативного поиска решения по таблице. Недостаток - макси-мально высокая аппаратурная сложность размещения таблицы большой размер-ности. 2) Древовидная (графовая) структура бинарных отношений между функ-циональными примитивами, каждый из которых формирует таблицу истинностидля незначительного количества переменных. Преимущество - максимально низ-кая аппаратурная сложность решения задачи. Недостаток - минимальное быстро-действие последовательного ассоциативного поиска решения по дереву. 3) Ком-промиссная графовая структура логически понятных для пользователя отношениймежду примитивами, каждый из которых формирует таблицу истинности для ло-гически сильно взаимосвязанных переменных. Преимущество - высокое быстро-действие параллельного ассоциативного поиска решений по минимальному числутаблиц, составляющих граф, а также сравнительно невысокая аппаратурная слож-ность решения задачи. Недостаток - снижение быстродействия из-за последова-тельной логической обработки графовой структуры явных решений, найденных втаблицах. Разбиение одной таблицы (ассоциативной памяти) на k частей приво-дит к уменьшению аппаратных затрат, выраженных в компонентах (лутах) (LUT -Look Up Table) программируемой логической матрицы [15, 16]. Каждая ячейкапамяти создается с помощью четырех лутов. Учитывая, что ассоциативную мат-рицу можно представить квадратом со стороной n, то суммарные аппаратные за-траты Z(n) памяти для хранения данных и время T(n) анализа логического ассо-циативного графа функционально зависят от числа n разбиений таблицы или чис-ла вершин графа:( ) 1 2 2 , ( { ,const};4 4( ) 4 4 4( 1), ( clk const).clk clk clkZ n k n h n h h nk kT n k k tt t t= ⎛⎜⎝ ⎞⎟⎠ + = + == + = + =(6)Здесь h - затраты на общую схему управления системой ассоциативных памятей.Платой за уменьшение аппаратуры являетсяснижение быстродействия обработки структурыпамяти или увеличение периода анализа компо-нентов системы. Период обработки одной ассо-циативной памяти представлен циклом из 4-хсинхроимпульсов. Число разбиений k пропор-ционально увеличивает количество тактов вхудшем варианте последовательного соединенияпамятей. Слагаемое 4tclkзадает время, необхо-димое для подготовки данных на входе системы,а также для их декодирования на выходе вычис-лительной структуры. Функциональные зависи-мости аппаратных затрат и времени анализаграфа ассоциативных памятей от числа вершинРис. 4. Функции аппаратуры или разбиений представлены на рис. 4.и времени от числа разбиенийОбобщенная функция эффективности графовой структуры от числа вершин[ ( ), ( )] ( ) ( ) 2 4 ( 1)4 clkf Z n T n Z n T n n h kk t⎛ ⎞ ⎛ ⎞= + =⎝⎜ + ⎠⎟+⎜⎝ + ⎟⎠(7)позволяет определить оптимальное разбиение совокупного и наперед заданногообъема ассоциативной памяти [10 - 12]. В случае, представленном на рис. 4, луч-шее разбиение есть минимум аддитивной функции, который определяется значе-нием k, обращающим производную функции в нуль: nn= 600600 , h = 200 ,tclk = 4 , k = 4.Предложенная процесс-модель анализа графа ассоциативных таблиц, а такжевведенные критерии качества получаемых решений являются основой для разра-ботки специализированной мультипроцессорной архитектуры, ориентированнойна параллельное выполнение векторных логических операций.4. Архитектура логического ассоциативного мультипроцессораДля анализа больших информационных объемов логических данных сущест-вует несколько практически ориентированных технологий: 1. Использование ра-бочей станции для последовательного программирования задачи, где стоимость еерешения, а также временные затраты очень высоки. 2. Разработка специализиро-ванного параллельного процессора на основе PLD. Высокий параллелизм обра-ботки информации компенсирует сравнительно низкую по сравнению с CPU так-товую частоту. Такое схемотехническое решение с возможностью перепрограм-мирования является по производительности выигрышным вариантом. Недостатки- отсутствие гибкости, характерной программным методам решения логическихзадач, и высокая стоимость реализации системы на кристалле PLD при большихобъемах промышленного выпуска изделия. 3. Лучшее решение связано с объеди-нением достоинств CPU, PLD и ASIC [15, 16]. Это - гибкость программирования,возможность корректирования исходных кодов; минимальная мощность команд ипростые схемотехнические решения аппаратной реализации мультипроцессора;распараллеливание логических процедур на структуре однобитовых процессоров.Имплементация мультипроцессора в кристалл ASIC дает возможность получатьмаксимальную тактовую частоту, минимальную стоимость чипа при большихобъемах выпуска изделия, низкое энергопотребление. Объединение преимуществперечисленных технологий определяет базовую конфигурацию LAMP, которыйимеет сферическую структуру мультипроцессора (рис. 5), состоящую из 16 век-торных секвенсоров, каждый из которых, включая граничные элементы, соединенс восемью соседними. Структура LAMP имеет прототип в виде процессора PRUS[17], разработанного доктором Stanley Hyduke (CEO Aldec, USA).Занесение информации в процессор подобно классической схеме (design flow),за исключением того, что стадия place and route заменяется фазой распределенияпрограмм и данных между всеми логическими бит-процессорами, работающимипараллельно. Компилятор обеспечивает размещение данных по процессорам, за-дает время формирования решения на выходе каждого из них, а также планируетпередачу полученных результатов другому процессору. LAMP есть эффективнаясеть процессоров, которая обрабатывает данные и обеспечивает обмен информа-цией между компонентами сети в процессе их решения. Простая схемотехникакаждого процессора позволяет эффективно обрабатывать сверхбольшие массивы,насчитывающие миллионы бит информации, затрачивая на это в сотни раз мень-ше времени по сравнению с универсальным процессором. Базовая ячейка - век-торный процессор для LAMP - может быть синтезирован на 200 вентилях, что да-ет возможность сеть, содержащую 4096 вычислителей, легко имплементировать вASIC, используя современную силиконовую технологию. Учитывая, что затратыпамяти для хранения данных весьма незначительны, LAMP может представлятьинтерес для проектирования систем управления в таких областях человеческойдеятельности, как индустрия, медицина, защита информации, геология, прогнози-рование погоды, искусственный интеллект, космонавтика. LAMP представляетособый интерес для цифровой обработки данных, распознавания образов и крип-тоанализа.Рис. 5. Макроархитектура LAMP и интерфейсЕсли говорить о функционировании (системы) LAMP, то ее основная цель -получение квазиоптимального решения в интегрированной задаче поиска и/илираспознавания путем использования компонентов инфраструктуры, ориентиро-ванных на выполнение векторных логических операций:1( , ) min ( ), { , , , }.ni i a i b c dP m A Q m A m m m m m== =Интерфейс системы, соответствующий данному функционалу, представлен нарис. 5. Все компоненты {A,ma,mb,mc,md} могут быть как входными, так и вы-ходными. Двунаправленная детализация интерфейса связана с инвариантностьюотношения всех переменных, векторов, А-матрицы и компонентов к входам и/иливыходам инфраструктуры. Поэтому структурная модель системы LAMP можетбыть использована для решения любых задач прямой и обратной импликации вдискретном логическом пространстве, чем подчеркивается ее отличие от концеп-ции автоматной модели вычислительного устройства с выраженными входами ивыходами. Компоненты или регистры m=(ma,mb,mc,md) используются для по-лучения решения в виде буферных, входных и выходных векторов, а также дляидентификации оценки качества удовлетворения входного запроса.Одним из возможных вариантов архитектуры мультипроцессора LAMP можетслужить структура, представленная на рис. 6. Основным компонентом структурыявляется мультипроцессорная матрица P=[Pij],card(44), содержащая 16 век-тор-процессоров, каждый из которых предназначен для выполнения пяти логиче-ских векторных операций над содержимым памяти данных, представленной в ви-де таблицы, размерностью A=card(mn).Рис. 6. Архитектура LAMP и структура секвенсораИнтерфейсный блок служит для обмена данными и загрузки программы обра-ботки данных в соответствующую память команд. Блок управления осуществляетинициализацию выполнения команд логической обработки данных и синхронизи-рует функционирование всех комопнентов мультипроцессора. Блок InfrastructureIP [1] предназначен для сервисного обслуживания всех модулей, диагностирова-ния дефектов и восстановления работоспособности компонентов и устройства вцелом. Элементарный логический ассоциативный процессор или секвенсор (см.рис. 6), входящий в состав мультипроцессора, содержит: логический процессор(LP), ассоциативную (память) A-матрицу для параллельного выполнения базовыхопераций, блок векторов m, предназначенный для параллельного обслуживаниястрок и столбцов А-матрицы, а также обмена данными в процессе вычислений,память прямого доступа (CM), сохраняющую команды программы обработки ин-формации, автомат (CU) управления выполнением логических операций, интерфейс(I) связи секвенсора с другими элементами и устройствами мультипроцессора.Логический процессор (LP) (рис. 7) осуществляет выполнение пяти операций(and, or not, xor, s1с - shift left bit crowding), которые являются базой для созданияалгоритмов и процедур информационного поиска и оценивания решения. МодульРис. 7. Структура блока логических вычисленийLP имеет мультиплексор на входе для выбора одного из пяти операндов, которыйподается на выбранный логический векторный оператор. Сформированный ре-зультат через мультиплексор (элемент or) заносится в один из четырех операндов,который выбирается соответствующим адресом.Особенности реализации логического процессора заключаются в наличии трехбинарных (and, or, xor) и двух унарных (not, slc) операций. Последние можно при-соединять к такту обработки регистровых данных путем выбора одной из трехопераций (not, slc, nop - нет операции). Для повышения эффективности работылогического устройства вводятся два элемента с пустой операцией. Если необхо-димо выполнить только унарную операцию, то на уровне бинарных команд сле-дует выбрать nop, что практически означает передачу данных через повторителько второму уровню унарных операций. Все операции в LP - регистровые или ре-гистрово-матричные. Последние предназначены для анализа вектор-строк табли-цы при использовании входного m-вектора как запроса для точного поиска ин-формации. В блоке логических вычислений допустимо следующее сочетание опе-раций и операндов:{ , , , } ;{ , , , } { , , , };{ , , }{ , , , , }.{ , , }.a b c d ia b c d a b c da b c d im m m m AC m m m m m m m mnot nop slc m m m m Aand or xor ⎧⎪= ⎨⎪⎩ =Реализация всех векторных операций блока логических вычислений для одно-го секвенсора в среде Verilog с последующей послесинтезной имплементацией вкристалл программируемой логики дает следующие результаты:Logic Block Utilization:Number of 4 input LUTs: 400 out of 9,312 4%Logic Distribution:Number of occupied Slices: 200 out of 4,656 4%Number of Slices only related logic: 200 out of 200 100 %Total Number of 4 input LUTs: 400 out of 9,312 4%Number of bonded IOBs: 88 out of 320 29%Total equivalent gate count for design: 2400Тактовая частота выполнения регистровых операций в кристалле Virtex 4,Xilinx равна 100 МГц, что на порядок выше аналогичных процедур на компьюте-ре с частотой 1ГГц.ВыводыНаучная новизна представлена процесс-моделями анализа ассоциативных таб-лиц на основе использования векторных логических операций для поиска, распо-знавания образов, принятия и оценивания решений в векторном дискретном буле-вом пространстве. Модели ориентированы на достижение высокого быстродейст-вия параллельного векторного логического анализа информации, в пределе пол-ностью исключающего использование арифметических операций, в том числе идля подсчета критерия качества решения. Предложена мультипроцессорная архи-тектура параллельного решения ассоциативно-логических задач с минимальныммножеством векторных логических операций и полным исключением арифмети-ческих команд, что обеспечивает высокое быстродействие, минимальную стои-мость и незначительное энергопотребление LAMP, имплементированного в кри-сталл программируемой логики.
Дегтярев Ю.И. Методы оптимизации: учеб. пособие для вузов. М.: Сов. радио, 1980. 270 с.
Гилл Ф., Мюррей У., Райт М. Практическая оптимизация. М.: Мир, 1985. 509 с.
Аттетков А.В., Галкин С.В., Зарубин В.С. Методы оптимизации. М.: Изд-во МГТУ им. Н.Э. Баумана, 2003. 440 с.
Акритас А. Основы компьютерной алгебры с приложениями: пер. с англ. М.: Мир, 1994. 544 c.
Бондаренко М.Ф., Шабанов-Кушнаренко Ю.П. Теория интеллекта: учебник. Харьков: СМИТ, 2006. 592 с.
Бондаренко М.Ф., Шабанов-Кушнаренко Ю.П. Модели языка // Бионика интеллекта. Харьков: ХНУРЭ, 2004. № 1. С. 27-37.
Бондаренко М.Ф., Шабанов-Кушнаренко Ю.П. Об алгебре предикатов // Бионика интеллекта. Харьков: ХНУРЭ. 2004. № 1. С. 15-26.
Бондаренко М.Ф., Дударь З.В., Ефимова И.А. и др. О мозгоподобных ЭВМ // Радиоэлектроника и информатика. Харьков: ХНУРЭ. 2004. № 2. С. 89-105.
А.C. № 1439682. 22.07.88. Регистр сдвига / Н.Я. Какурин, В.И. Хаханов, В.Г. Лобода, А.Н. Какурина. 4 с.
Zorian Y. System-in-Package Test Strategies // Test Technology Educational Program. 2009. P. 6. URL: http://tab.computer.org/tttc/teg/ttep
Smith L. 3D Packaging Applications, Requirements, Infrastructure and Technologies // Fourth Annual International Wafer-Level Packaging Conference. San Jose, California. September, 2007. P. 4. 3. The Next Step in Assembly and Packaging: System Level Integration in the package (SiP) / Eds.: William Chen, W.R. Bottoms, Klaus Pressel, Juergen Wolf // SiP White Paper. International Technology Roadmap for Semiconductors. 2007. Р. 17−23.
Bergeron J. Writing Testbenches Using SystemVerilog // Springer Science and Business Media, Inc., 2006. 414 p.
Abramovici M., Breuer M.A. Friedman, and A.D. Digital System Testing and Testable Design. Comp. Sci. Press. 1998. 652 р.
Densmore D. Passerone R., Sangiovanni-Vincentelli A. A Platform-Based taxonomy for ESL Design // Design & Test of Computers. 2006. P. 359−373.
Хаханов В.И., Литвинова Е.И., Гузь О.А. Проектирование и тестирование цифровых систем на кристаллах. Харьков: ХНУРЭ, 2009. 484 с.
Hahanov V.I., Gorbunov D.M., Miroshnichenko Y.V., et al. SIGETEST - Test generation and fault simulation for digital design // Proc. Conf. «Modern SoC Design Technology based on PLD». Kharkov, 2003. С. 50−53.
Малышенко Ю.В. и др. Автоматизация диагностирования электронных устройств / под
ред. В.П. Чипулиса. М.: Энергоатомиздат, 1986. 216 с.
Хаханов В.И., Хаханова И.В., Литвинова Е.И., Гузь О.А. Проектирование и верификация цифровых систем на кристаллах. Харьков: Новое слово, 2010. 528 с.
Cohen A.A. Addressing architecture for Brain-like Massively Parallel Computers // Euromicro Symposium on Digital System Design (DSD'04). 2004. P. 594−597.
Липаев В.В. Программная инженерия. Методологические основы: учебник. М.: Теис, 2006. 608 с.
Трахтенгерц Э.А. Компьютерные методы реализации экономических и информационных управленческих решений. СИНТЕГ, 2009. 396 с.
Кузнецов О.П. О моделировании быстрых интеллектуальных процессов обыденного мышления // Интеллектуальные системы. 1997. Т. 2. Вып. 1−4. С. 55−71.
Кузнецов О.П. Интеллектуализация поддержки управляющих решений и создание интеллектуальных систем // Проблемы управления. 2009. № 3.1. С. 64-72.
Васильев С.Н., Жерлов А.К., Федосов Е.А., Федунов Б.Е. Интеллектуальное управление динамическими системами. М.: Физ.-мат. литература, 2000. 352 с.