Построение проверяющих тестов для константных неисправностей и неисправностей задержек путей в схемах, синтезированных факторизационным методом | Прикладная дискретная математика. Приложение. 2009. № 1.

Построение проверяющих тестов для константных неисправностей и неисправностей задержек путей в схемах, синтезированных факторизационным методом

Combinational circuit obtained from irredundant system with factorizedsynthesis method is considered. The conditions of a path delay fault manifestation as robust,non-robust and functional one are detected. Deriving test pairs for path delay faultis reduced to finding test patterns for a,b-faults of prime implicants. It allows combiningtest for single faults of irredundant system (that is test for multiple stuck-at faults at thegate poles of the circuit) with test for path delay faults.

Path delay and multiple stuck-at fault test design for circuits derived from irredundant systems with factorized synthes.pdf Для обнаружения реальных дефектов дискретных схем наноэлектроники, работающихна высоких частотах и при низких напряжениях питания, наряду с тестами дляконстантных неисправностей необходимо строить тесты для неисправностей задержекпутей.Рассмотрим путь, начинающийся на некотором входе схемы и заканчивающийсяна одном из ее выходов. Предполагается, что задержки отдельных линий связи в путии задержки отдельных его элементов невелики. Однако в целом смена значенийсигналов на рассматриваемом пути может выполняться дольше, чем время между соседнимисинхроимпульсами. Это приводит к неверной работе схемы, несмотря на то,что логические элементы схемы функционируют исправно.Будем иметь в виду, что время задержки для одного и того же пути и инверсныхсмен значений на его линиях связи и выходах элементов может различаться. Поэтомукаждому пути сопоставляется пара последовательностей перепадов значений сигналови соответственно пара задержек одного и того же пути.Для каждой последовательности перепадов значений сигналов пути в схеме требуетсяпостроить пару v1, v2 тестовых наборов (пару булевых векторов, сопоставляемыхвходам схемы), на которых неисправность проявляется.В данной работе рассматриваются схемы, полученные факторизационным методомсинтеза по системе безызбыточных ДНФ и по безызбыточным системам ДНФ. Имеютсяв виду факторизационные методы синтеза, сохраняющие систему ДНФ. В частности,таким методом является метод деления ДНФ, используемый в современныхСАПР [1].Для схем, построенных по системе безызбыточных ДНФ, выяснено, что неисправностькаждого пути в схеме обнаружима либо как робастная, либо как неробастная.Один из наборов пары является a-тестовым набором, а другой - b-тестовым набором[2]. Одна и та же пара тестовых наборов может использоваться для обнаруженияобеих последовательностей перепадов значений сигналов пути. Предлагается классификациятипов неробастных неисправностей задержек путей. Выбор подходящего типаможет быть использован для построения более качественных проверяющих тестовнеисправностей задержек путей.Вводятся понятия конъюнкции, расширяемой по переменной, и конъюнкции, нерасширяемойпо переменной. Нерасширяемая по переменной конъюнкция перестает бытьимпликантой функции при удалении из конъюнкции этой переменной. Расширяемаяконъюнкция остается импликантой функции при удалении переменной.Для схем, построенных по безызбыточной системе ДНФ, устанавливается, что неисправностьзадержки пути проявляется либо как робастная, либо как неробастная, еслипуть сопоставляется переменной, по которой конъюнкция не расширяема. Речьидет о конъюнкции ДНФ, извлеченной из безызбыточной системы ДНФ. Неисправностизадержек других путей могут проявляться как функциональные неисправности.Сформулировано достаточное условие существования для них пар тестовых наборови предложен метод нахождения последних. Некоторые неисправности задержек путейв таких схемах могут быть необнаружимыми.Для рассматриваемых схем предлагается также метод построения минимизированногопроверяющего теста, обнаруживающего как неисправности задержек путей, так ивсевозможные кратные константные неисправности на полюсах логических элементовсхемы.

Ключевые слова

Авторы

ФИООрганизацияДополнительноE-mail
Андреева Валентина ВалерьевнаТомский государственный университетстарший преподавательavv.21@mail.ru
Матросова Анжела ЮрьевнаТомский государственный университетдоктор технических наук, профессор, заведующая кафедройmau11@yandex.ru
Мельников Алексей ВладимировичТомский государственный университетаспирантalexey.ernest@gmail.com
Морозова Анна ВячеславовнаТомский государственный университетаспиранткаavm@tosksoft.com
Всего: 4

Ссылки

Murgai R., Brayton R., Sangiovani-Vincetelli A. Logic Synthesis for Field Programmable Gate Arrays / / Cluver Academic Publisher. 1995. P. 425.
Kohavi I., Kohavi Z. Detection of multiple faults in combinational logic networks / / IEEE Trans. Comput. 1975. No. 6. P. 556-568.
 Построение проверяющих тестов для константных неисправностей и неисправностей задержек путей в схемах, синтезированных факторизационным методом | Прикладная дискретная математика. Приложение. 2009. № 1.

Построение проверяющих тестов для константных неисправностей и неисправностей задержек путей в схемах, синтезированных факторизационным методом | Прикладная дискретная математика. Приложение. 2009. № 1.