Path delay fault test design for circuits obtained by covering ROBDDS with clbs
Download file
Counter downloads: 307
Keywords
Authors
Name | Organization | |
Nikolaeva E.A. | Tomsk State University | nikolaeve-ea@yandex.ru |
Matrosova A. Yu. | Tomsk State University | mau11@yandex.ru |
References
Drecksler R., Ski J., Fey G. Synthesis of Fully Testable Circuits from BDDs / / IEEE Trans. On CAD. 2001. No. 23(3). P. 440-443.
Матросова А. Ю., Луковникова Е. С. Построение проверяющих тестов для одиночных и кратных неисправностей на полюсах элементов схем, синтезированных на базе ПЛИС (FPGА)-технологий / / Вестник Томского госуниверситета. Приложение. 2007. №23. С. 229-241.
