

**ПРОЕКТИРОВАНИЕ И ДИАГНОСТИКА
ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ****DESIGNING AND DIAGNOSTICS OF COMPUTER SYSTEMS**

Научная статья

УДК 519.7

doi: 10.17223/19988605/71/13

Проверка эквивалентности частично построенных комбинационных схем**Анжела Юрьевна Матросова¹, Марина Максимовна Савенкова²**^{1,2} *Национальный исследовательский Томский государственный университет, Томск, Россия*¹ *mau11@yandex.ru*² *marina1412_11@mail.ru*

Аннотация. Предложен алгоритм проверки эквивалентности частично построенной схемы и ее спецификации. Алгоритм основан на использовании операций пересечения однокоренных ROBDD-графов многовыходных подсхем частично построенной схемы, зависящих как от входных и выходных переменных подсхем, так и только от их выходных переменных. Для обнаружения неисправности подсхемы разработан алгоритм поиска тестовых наборов от входных переменных схемы, содержащей подсхему. Рассматриваемый в данной работе подход позволяет отказаться от использования Quantified Boolean Function (QBF) решателей или их модификаций, требующих, как правило, более сложных вычислений, чем операции над ROBDD-графами.

Ключевые слова: программное обеспечение; компьютерная томография; промышленная дефектоскопия; эвристический алгоритм; эталонный образец; многопоточная обработка.

Для цитирования: Матросова А.Ю., Савенкова М.М. Проверка эквивалентности частично построенных комбинационных схем // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2025. № 71. С. 130–139. doi: 10.17223/19988605/71/13

Original article

doi: 10.17223/19988605/71/13

Partial equivalence checking for combinational circuits**Anzhela Yu. Matrosova¹, Marina M. Savenkova²**^{1,2} *National Research Tomsk State University, Tomsk, Russian Federation*¹ *mau11@yandex.ru*² *marina1412_11@mail.ru*

Abstract. This paper suggests an algorithm for partial equivalence checking for combinational circuit with its specification. The algorithm is based on the intersection operations of single-root ROBDDs of multi-output sub-circuits, which depend on both the input and output variables of sub-circuits, as well as only the output variables of these sub-circuits. To provide fault detection within the sub-circuits that are parts of more complicate combinational circuit, an algorithm for generating test patterns depending on the input variables of the combinational circuit has been developed. The approach proposed eliminates the need for the necessity of employing Quantified Boolean Function (QBF) solvers or their modifications, which obviously entails more complex calculations than those associated with operations on ROBDDs.

Keywords: combinational circuits; test patterns; ROBDDs.

For citation: Matrosova, A.Yu., Savenkova, M.M. (2025) Partial equivalence checking for combinational circuits. *Vestnik Tomskogo gosudarstvennogo universiteta. Upravlenie, vychislitel'naja tehnika i informatika – Tomsk State University Journal of Control and Computer Science*. 71. pp. 130–139. doi: 10.17223/19988605/71/13

Введение

При создании интегральных схем возможна передача производства фрагментов схем различным разработчикам с последующим включением фрагментов в основную схему. Это позволяет одновременно создавать фрагменты и основную схему. Спецификация и основная схема (частично построенная схема) могут быть построены в различных элементных базисах. Возникает необходимость проверки частично построенной схемы (the Partial Equivalence Checking Problem, PEC) в условиях, когда отдельные фрагменты схемы еще не созданы, известны лишь их спецификации. Спецификация комбинационной схемы в целом также известна.

Традиционные подходы к тестированию неисправностей логических схем позволяют находить тестовые наборы для заданной неисправности многовыходной схемы в виде множества входных наборов схемы, причем различия реакций исправной и неисправной схем на каждом из наборов неизвестны и могут быть определены двоичным моделированием. В случае когда необходимо знать все реакции схемы и их связь с порождающими входными наборами схемы, выполнить двоичное моделирование для каждого из входных наборов исправной и неисправной схем не всегда возможно.

В работе [1] предложены алгоритм поиска всех тестовых наборов с соответствующими реакциями и их компактное представление на основе задания исправной и неисправной схем однокоренными ROBDD-графами [2]. Будем называть эти графы в дальнейшем однокоренными графами многовыходных схем. В работе [1] показана возможность применения к однокоренным графам многовыходных схем операций конъюнкции и инверсии подобно обычным ROBDD-графам.

В данной работе предлагается применить алгоритм построения тестовых наборов из [1] к задаче проверки эквивалентности частично построенной схемы и известной спецификации. Подстановка функций, сопоставляемых выходам предшествующей подсхемы вместо подмножества входных переменных последующей подсхемы, сводится к перемножению соответствующих однокоренных графов этих многовыходных подсхем. Рассмотрены цепи из подсхем, в которых выходы предыдущей подсхемы цепи являются входами ее последующей подсхемы. Предложены алгоритм поиска тестовых наборов от входных переменных подсхемы и алгоритм их трансляции на входы комбинационной схемы S , содержащей эту подсхему. Эти алгоритмы также основаны на выполнении операций над однокоренными графами многовыходных подсхем. Предлагаемый в данной работе подход позволяет отказаться от использования Quantified Boolean Function (QBF) решателей или их модификаций [3–5], требующих, как правило, более сложных вычислений, чем операции над ROBDD-графами, характеризующиеся полиномиальной сложностью.

Рассмотрен пример применения такого подхода к комбинационной схеме, из которой исключена подсхема, отданная стороннему разработчику.

1. Постановка задачи

Задана комбинационная схема S (рис. 1), с множеством y_1, y_2, \dots, y_m выходов и множеством x_1, x_2, \dots, x_n входов. Схема S содержит подсхему, отданную стороннему разработчику, на рис. 1 она окрашена в черный цвет. В дальнейшем договоримся называть ее черным ящиком в отличие от других подсхем. Выделенная подсхема имеет множество выходов v_1, v_2, \dots, v_s и множество входов u_1, u_2, \dots, u_r . Множества u_1, u_2, \dots, u_r и v_1, v_2, \dots, v_s в общем случае являются множествами внутренних полюсов схемы S . Структура черного ящика считается известной и рассматривается в качестве спецификации. Частично построенная схема может быть реализована в ином элементном базисе, чем спецификации подсхем U и V схемы S .




Рис. 1. Комбинационная схема C
Fig. 1. Combinational circuit C

В схеме C выходами подсхемы U являются входы u_1, u_2, \dots, u_r черного ящика, а ее входами – входы x_1, x_2, \dots, x_n схемы C . Выходами подсхемы V являются выходы схемы C , входами подсхемы V являются подмножество входов схемы C и выходы черного ящика.

В случае когда однокоренной граф подсхемы, содержащейся в схеме C , не совпадает с однокоренным графом спецификации этой подсхемы, заключаем, что построенная подсхема неисправна. Для нее определяются тестовые наборы от входных переменных схемы C . Если все рассмотренные подсхемы частично построенной схемы оказались исправными, делается заключение об исправности частично построенной схемы в целом.

2. Построение ROBDD-графа входо-выходных переменных многовыходной схемы

Представим векторную булеву функцию многовыходной схемы C^* виде системы из m булевых функций:

$$y_1 = f_1(x_1, x_2, \dots, x_n), \quad y_2 = f_2(x_1, x_2, \dots, x_n), \quad \dots, \quad y_m = f_m(x_1, x_2, \dots, x_n).$$

Построим функцию f , которая зависит от входных и выходных переменных этой схемы:

$$f(x_1, x_2, \dots, x_n, y_1, y_2, \dots, y_m) = \bigwedge_{i=1}^m [y_i \sim f_i(x_1, x_2, \dots, x_n)],$$

где \sim – логическая операция «эквивалентность».

В дальнейшем будем называть эту функцию входо-выходной функцией многовыходной схемы C^* .

Для получения всех достижимых реакций схемы и условий их обеспечения можно построить ROBDD-граф входо-выходной функции схемы C^* , предложенный в работе [2].

Если известна структура схемы C^* , то ROBDD-граф для входо-выходной функции может быть получен непосредственно по ее структуре. При построении графа сначала выполняются разложения по выходным переменным. Приведем пример построения такого графа. Назовем этот граф в дальнейшем однокоренным графом многовыходной схемы.

Пусть поведение схемы C^* описывается системой из трех булевых функций. Достижимые выходные наборы (реакции) вместе с условиями их достижимости (входными наборами) представлены таблицей истинности (табл. 1) входо-выходной функции $f(x_1, x_2, x_3, x_4, y_1, y_2, y_3)$.

Достижимым состояниям соответствуют единичные значения входо-выходной функции схемы C^* . Нулевые значения этой функции в таблице не представлены. На рис. 2 задан ROBDD-граф

входо-выходной функции схемы C , зависящий от входных и выходных переменных системы булевых функций, описывающий поведение схемы C .

Таблица 1

Таблица достижимых состояний схемы C

x_1	x_2	x_3	x_4	y_1	y_2	y_3
0	0	0	0	0	1	1
0	0	0	1	1	1	0
0	0	1	0	1	0	1
0	0	1	1	0	1	1
0	1	0	0	1	1	0
0	1	0	1	1	0	1
0	1	1	0	0	1	1
0	1	1	1	1	1	0
1	0	0	0	1	0	1
1	0	0	1	0	1	1
1	0	1	0	1	1	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	1	0
1	1	1	0	1	0	1
1	1	1	1	0	1	1




Рис. 2. ROBDD-граф функции $f(x_1, x_2, x_3, x_4, y_1, y_2, y_3)$

Fig. 2. ROBDD of function $f(x_1, x_2, x_3, x_4, y_1, y_2, y_3)$

Простая цепь $\overline{y_1} \overline{y_2} \overline{y_3} \overline{x_1} x_2 \overline{x_3} x_4$ в ROBDD-графе, ведущая в 1-концевую вершину, представляет входной набор 0101, обеспечивающий реакцию 101 выходных переменных схемы.

Простая цепь $\overline{y_1} \overline{y_2} \overline{y_3} \overline{x_1} x_2 x_3$, ведущая в 0-концевую вершину, представляет входные наборы 0111, 0110, не обеспечивающие реакцию 101 выходных переменных схемы C .

Простая цепь $\overline{y_1} \overline{y_2} \overline{y_3}$, ведущая в 0-концевую вершину, представляет недостижимую реакцию выходных переменных схемы C на выходном наборе, обращающем порождаемую цепью конъюнкцию в единицу.

Итак, простые цепи однокоренного ROBDD-графа схемы C^* , ведущие из корня в 1-концевую вершину, задают достижимые входо-выходные состояния этой схемы, а простые цепи, ведущие в 0-концевую вершину, задают ее недостижимые входо-выходные состояния.

В работе [1] предложен алгоритм построения множества всех тестовых наборов с соответствующими реакциями исправной и неисправной схем. Каждой паре реакций сопоставляется обычный ROBDD-граф от входных переменных схемы.

3. Цепи связанных подсхем

3.1. Подключение к подмножеству выходных переменных предшествующей подсхемы входов последующей подсхемы

Обратимся к рис. 1. Пусть выходы подсхемы U (предшествующей подсхемы) подключены к входам черного ящика (последующей подсхемы). Имеем соединение подсхем, при котором одна подсхема (в нашем случае U) предшествует подсхеме (в нашем случае подсхеме, переданной стороннему разработчику). В общем случае это могут быть любые две подсхемы, одна из которых непосредственно предшествует другой, причем выходы предшествующей подсхемы подключены к входам последующей подсхемы в общей схеме S . Понятно, что в результате подключения некоторые реакции черного ящика (последующей подсхемы) могут оказаться недостижимыми. Найдем достижимые реакции последующей подсхемы в рассматриваемой паре подсхем, используя следующую теорему.

Теорема 1. Достижимые реакции последующей подсхемы и условия их обеспечения представляются однокоренным графом, полученным от перемножения однокоренного графа многовыходной последующей подсхемы и однокоренного графа достижимых реакций предшествующей подсхемы.

Доказательство. Сопоставим однокоренному графу последующей подсхемы соответствующую ортогональную ДНФ, задаваемую путями из корня графа в его 1-концевую вершину. Таким же образом строим ортогональную ДНФ по однокоренному графу достижимых реакций предшествующей подсхемы. Каждая конъюнкция первого графа умножается на каждую конъюнкцию второго графа. Пустые пересечения возможны только за счет общих переменных, т.е. по выходным переменным предшествующей подсхемы, являющихся входными переменными последующей подсхемы. Наличие пустых пересечений приводит к сокращению области обеспечения реакций последующей подсхемы. Если область обеспечения некоторой реакции последующей подсхемы оказывается пустой, то реакция последующей подсхемы становится недостижимой. Перемножение графов эквивалентно перемножению порожденных ими ортогональных ДНФ. Утверждение доказано.

3.2. Поиск входного набора схемы, обеспечивающего реакцию подсхемы в цепи из подсхем

Имеем цепь из s подсхем следующего вида (рис. 3). Выходы последней подсхемы цепи, в частности, могут быть выходами схемы S . Однако это условие необязательно, поскольку для наблюдения доступны выходы всех подсхем цепи. Что касается входов подсхем, не совпадающих с входами схемы S , то на них сигналы могут поступать от входов схемы S через предшествующие подсхемы цепи. Для получения достижимых реакций каждой из последующих подсхем цепи достаточно выполнять перемножение однокоренного графа многовыходной последующей подсхемы и однокоренного графа реакций предшествующей подсхемы. Будем сохранять однокоренные графы, полученные в результате такого перемножения, зависящие от входных и выходных переменных последующей подсхемы. Это необходимо для получения тестовых наборов от входных переменных схемы S при доставке соответствующих тестовых наборов на подсхему цепи.

Пусть мы построили граф, представляющий результат пересечения однокоренного графа реакций предпоследней ($s - 1$)-й подсхемы цепи и однокоренного графа последней s -й подсхемы цепи. Выбираем из построенного графа достижимое состояние, т.е. реакцию последней s -й подсхемы цепи, и соответствующий набор входных переменных этой подсхемы, обеспечивающий выбранную реакцию. Набор входных переменных, обеспечивающий выбранную реакцию, представляется вектором $\alpha_x; \alpha_v$. Здесь α_x – составляющая по входным переменным схемы S , α_v – составляющая по выходным пере-

менным $(s - 1)$ -й подсхемы. Найдем входной набор схемы C , обеспечивающий достижение вектора α_v в рассматриваемой цепи, который в то же время порождает составляющую α_x .




Рис. 3. Цепь подсхем длины s
Fig. 3. Chain of length s subcircuit

Алгоритм поиска входного вектора схемы C , обеспечивающего составляющую α_v входного вектора последней подсхемы:

1. В предпоследней подсхеме выделяем обычный ROBDD-граф, обеспечивающий достижение вектора α_v последней подсхемы цепи. Обозначим его R_{s-1}^* .

2. Выбираем в нем произвольный вектор $\alpha_{(s-1)}$, представляемый путем из корня графа R_{s-1}^* в его 1-концевую вершину. В однокоренном графе R_{s-2} подсхемы $(s - 2)$, который мы запомнили, при движении от первой подсхемы рассматриваемой цепи к ее s -й подсхеме выделяем обычный ROBDD-граф R_{s-2}^* , обеспечивающий достижение вектора $\alpha_{(s-1)}$ и т.д.

3. Двигаясь таким образом по графам подсхем цепи, выполняем пункты 1, 2 алгоритма. Приходим к первой подсхеме цепи. В однокоренном графе R_1 первой подсхемы выделяем обычный ROBDD-граф R_1^* , обеспечивающий достижение вектора α_2 , который является реакцией первой подсхемы рассматриваемой цепи. Произвольный вектор α_1 , представляемый путем из корня графа R_1^* первой подсхемы в его 1-концевую вершину, обеспечивает достижение вектора α_v s -й подсхемы. Граф R_1^* представляет множество входных наборов схемы C , обеспечивающих вектор α_v последней подсхемы цепи. Этот граф порождает уникальный путь достижимых реакций цепи, обеспечивающий составляющую α_v . Соответствующие компоненты вектора α_1 представляют вектор α_x s -й подсхемы.

Заметим, что $\alpha_x; \alpha_v$ может быть тестовым набором, обнаруживающим неисправность последней подсхемы рассматриваемой цепи. Аналогичным образом могут быть найдены значения входных переменных схемы C , обеспечивающие тестовые наборы для любой из подсхем рассматриваемой цепи.

Будем иметь в виду, что цепь на рис. 1 состоит из подсхемы U , подсхемы черного ящика и подсхемы V . Подсхема V связана не только с выходами черного ящика, но и с входами схемы C , которые пересекаются с входами подсхемы U .

При вычислении входного набора схемы C , обеспечивающего одну из реакций схемы V за счет рассматриваемой цепи подсхем, выполняем представленный выше алгоритм.

Теорема 2. Составляющая по входным переменным схемы C для s -й (последней) подсхемы рассматриваемой цепи обеспечивает генерацию второй составляющей по входным переменным этой же подсхемы.

Доказательство. Имеем цепь из s подсхем схемы C . Входы первой подсхемы совпадают с входами схемы C . Часть входов схемы C (возможно, все) поступают в то же время на входы s -й подсхемы. Выходы первой подсхемы совпадают с входами 2-й подсхемы. На вторую подсхему поступают только достижимые реакции первой подсхемы, т.е. часть всевозможных входных наборов 2-й подсхемы. Множество всех входных наборов схемы C разбивается на подмножества входных наборов, обеспечивающих достижимые реакции первой подсхемы рассматриваемой цепи. Реакции первой подсхемы далее

разбиваются на подмножества, обеспечивающие достижимые реакции 2-й подсхемы. Наборы входных переменных схемы C разбиваются на подмножества, обеспечивающие реакции 2-й подсхемы и т.д., вплоть до входных наборов s -й подсхемы, являющихся реакциями $(s - 1)$ -й подсхемы

Эти реакции в общем случае являются частичными входными компонентами векторов, поступающих на s -ю подсхему. Входные переменные схемы C , поступающие на входы s -й подсхемы, обеспечивают генерацию выходного вектора $(s - 1)$ -й подсхемы, т.е. реакцию этой подсхемы. При перемножении графа реакций $(s - 1)$ -й подсхемы и однокоренного графа входных и выходных переменных s -й подсхемы получаем достижимые реакции s -й подсхемы, т.е. достижимые выходы схемы C . Выходы рассматриваемой цепи схемы C обеспечиваются разбиением входов схемы C на подмножества, сопоставляемые каждой из реакций s -й подсхемы. Будем иметь в виду, что каждый входной вектор подмножества этого разбиения обеспечивает совпадение составляющей входных переменных схемы C , поступающих на s -ю подсхему с вектором, обеспечивающим генерацию второй составляющей входного вектора s -й подсхемы, являющейся реакцией $(s - 1)$ -й подсхемы рассматриваемой цепи. Утверждение доказано.

Итак, пусть для каждой подсхемы рассматриваемой цепи построен однокоренной граф, зависящий от ее входных и выходных переменных, полученный при движении от 1-й подсхемы к s -й подсхеме рассматриваемой цепи

Теорема 3. Входной набор схемы C , обеспечивающий состояние (реакцию и обеспечивающий входной набор) s -й подсхемы, находится последовательным рассмотрением однокоренных графов подсхем, начиная от $(s - 1)$ -го и вплоть до графа первой подсхемы цепи, причем для каждого графа уже выбранная реакция обеспечивается произвольным выбором входного набора среди множества входных наборов этой же подсхемы, обеспечивающих выбранную реакцию.

Доказательство. При рассмотрении соседних подсхем цепи выбираем для реакции последующей подсхемы произвольный входной набор этой подсхемы, который гарантированно обеспечивается соответствующей реакцией предшествующей подсхемы: выбранный входной набор обязательно содержится среди реакций предшествующей подсхемы. Теорема доказана.

Будем иметь в виду, что, имея цепь подсхем, начинаем анализировать первую подсхему цепи, потом вторую и т.д. Если очередная подсхема оказалась неисправной, то при переходе к следующей подсхеме мы используем однокоренные графы подсхем, построенные на основе их спецификаций.

4. Алгоритм проверки эквивалентности подсхем схемы C

Речь идет о подсхемах, которые входят в схему C и не отданы сторонним разработчикам. Перечислим шаги алгоритма на примере схемы, представленной на рис. 1.

1. Строим $R_{U_{\text{спец.}}}^{\Pi}(U, X)$ – однокоренной граф многовыходной схемы, полученный по спецификации схемы U . Граф зависит от множеств $U = \{u_1, u_2, \dots, u_r\}$ выходных и $X = \{x_1, x_2, \dots, x_n\}$ входных переменных подсхемы U .

2. Строим $R_{U_{\text{реализ.}}}^{\Pi}(U, X)$ – однокоренной граф многовыходной схемы, полученный по реализации схемы U .

3. Находим различия функций, реализуемых схемой U согласно спецификации и реализации, построенной разработчиком, возможно, в новом элементном базисе. Для этого строим два графа – $R_{U_{\text{спец.}}}^{d\Pi}(U, X)$ и $R_{U_{\text{реализ.}}}^{d\Pi}(U, X)$, содержащих тестовые наборы и соответствующие реакции исправной и неисправной схем соответственно [1]. Полученные графы зависят от входных переменных схемы C и выходных переменных подсхемы U . Если графы совпадают, схема U исправна. Иначе получаем множество тестовых наборов

$$R_{U_{\text{спец.}}}^{d\Pi}(U, X) = R_{U_{\text{спец.}}}^{\Pi}(U, X) \wedge \bar{R}_{U_{\text{реализ.}}}^{\Pi}(U, X),$$

$$R_{U_{\text{реализ.}}}^{d\Pi}(U, X) = R_{U_{\text{реализ.}}}^{\Pi}(U, X) \wedge \bar{R}_{U_{\text{спец.}}}^{\Pi}(U, X).$$

4. Строим $R_{\text{ч.я.спец}}^{\Pi}(V, U)$ – ROBDD-граф для многовыходной подсхемы, реализуемой черным ящиком согласно спецификации. Граф зависит от множеств $V = \{v_1, v_2, \dots, v_s\}$ выходных и $U = \{u_1, u_2, \dots, u_r\}$ входных переменных черного ящика.

5. Умножаем граф $R_{\text{ч.я.спец}}^{\Pi}(V, U)$ на граф реакций для подсхемы U , затем получаем граф реакций для полученного произведения. Обозначим полученный граф $R_{\text{ч.я.,}U_{\text{спец}}}^*(V)$.

6. Строим $R_{V_{\text{спец}}}^{\Pi}(Y, V, X)$ – ROBDD-граф для многовыходной подсхемы V , реализуемой согласно спецификации. Граф зависит от множества $Y = \{y_1, y_2, \dots, y_m\}$ выходных переменных схемы S и множеств входных переменных подсхемы V . Умножаем его на граф $R_{\text{ч.я.,}U_{\text{спец}}}^*(V)$. Получаем граф $R_{V_{\text{спец}}}^{\Pi*}(Y, V, X)$.

7. Аналогичным образом получаем ROBDD-граф $R_{V_{\text{реализ}}}^{\Pi}(Y, V, X)$ для многовыходной подсхемы V , построенной разработчиком. Граф зависит от множества выходных переменных и множеств входных переменных подсхемы V . Умножаем его на граф $R_{\text{ч.я.,}U_{\text{спец}}}^*(V)$. Получаем граф $R_{V_{\text{реализ}}}^{\Pi*}(Y, V, X)$.

8. Находим различия функций, реализуемых схемой V согласно спецификации и реализации, построенной разработчиком, возможно, в новом элементном базисе. Для этого строим два графа $R_{V_{\text{спец}}}^{d\Pi}(Y, V, X)$ и $R_{V_{\text{реализ}}}^{d\Pi}(Y, V, X)$, содержащих тестовые наборы и соответствующие реакции исправной и неисправной схем соответственно:

$$R_{V_{\text{спец}}}^{d\Pi}(Y, V, X) = R_{V_{\text{спец}}}^{\Pi*}(Y, V, X) \wedge \bar{R}_{V_{\text{реализ}}}^{\Pi*}(Y, V, X),$$

$$R_{V_{\text{реализ}}}^{d\Pi}(Y, V, X) = R_{V_{\text{реализ}}}^{\Pi*}(Y, V, X) \wedge \bar{R}_{V_{\text{спец}}}^{\Pi*}(Y, V, X).$$

Таким образом, в результате применения приведенного выше алгоритма извлекаются множества тестовых наборов для подсхем U и V от входных переменных этих подсхем [1].

Заметим, что обычно нет необходимости использовать все тестовые наборы и их реакции для определения места неисправности. Достаточно иметь несколько тестовых наборов, реакции которых как можно больше отличаются расстоянием по Хеммингу [1].

5. Пример проверки исправности частично построенной схемы

Пусть дана схема S (рис. 4, а). Реализованная разработчиком схема имеет неисправность на выходе f_1 подсхемы V , характеризующуюся тем, что вместо дизъюнкции на этом выходе реализуется функция, принимающая единичные значения на входных наборах: $x_1 = 0, XOR_2 = 0$; $x_1 = 1, XOR_2 = 0$; $x_1 = 1, XOR_2 = 1$. Заштрихованная подсхема отдана стороннему разработчику.

Используя теорему 1 раздела 3, найдем множество достижимых наборов для подсхемы V . Таких наборов на входах подсхемы V 12, недостижимыми являются наборы 0011, 0111, 1011 и 1111 по переменным x_1 и выходам вентилей XOR_2, AND_2, AND_3 . Далее находим один из графов различий (рис. 4, б), применяя алгоритм, предложенный в работе [1]. Граф различий содержит 6 путей, ведущих в 1-терминальную вершину (табл. 2). Эти наборы входных переменных подсхемы V являются тестовыми наборами для заданной неисправности, т.е. из 12 достижимых наборов 6 являются тестовыми. На рис. 4, б представлен граф различий подсхемы V с реакциями неисправной схемы в виде ROBDD с инверсными дугами, полученный с помощью пакета dd [6].

Инверсная метка на ребре ROBDD с инверсными ребрами обозначает инверсию функции, соответствующей подграфу с вершиной, в которую входит помеченная дуга. Использование ROBDD с инверсными дугами связано с улучшением производительности в процессе выполнения операций над графами и является особенностью данной программной библиотеки, основанной на пакете CUDD (Colorado University Decision Diagram) [7] предыдущей разработки.




Рис. 4. Подсхема V: структура комбинационной схемы C (a); граф различий с реакциями неисправной подсхемы (b)
 Fig. 4. Subcircuit V: the structure of the combination circuit C (a); graph of differences with reactions of the faulty subcircuit (b)

Таблица 2

Таблица тестовых наборов для подсхемы V

x_1	XOR_2	AND_2	AND_3	f_1	f_2
0	1	0	0	0	0
0	1	1	0	0	1
0	1	0	1	0	1
0	0	0	0	1	0
0	0	1	0	1	1
0	0	0	1	1	1

Возьмем какой-либо тестовый набор, например 0000, и найдем значения входных переменных, которые обеспечивают данные значения на элементах XOR_2 , AND_2 , AND_3 , используя алгоритм раздела 3.2. Заметим, что для обнаружения неисправности достаточно одного набора входных переменных схемы C, доставляющего тестовый набор на входы схемы V. Поскольку неисправность задана только на одном выходе подсхемы, то расстояние по Хеммингу между реакциями исправной и неисправных схем для всех найденных тестовых наборов одинаково, поэтому выбираем любой набор из найденного множества. Выполнив шаги алгоритма поиска входного вектора схемы C, обеспечивающего составляющую α_v входного вектора подсхемы V в условиях использования однокоренных графов подсхем BB и U, найдем входной вектор 00000000 схемы C для входных переменных x_1, \dots, x_8 .

Подставив набор 00000000, имеем: значение выхода f_1 равно 0 в исправной схеме и 1 в неисправной схеме, следовательно, данный набор обнаруживает заданную неисправность.

Заключение

Предложен алгоритм проверки эквивалентности частично построенной комбинационной схемы и соответствующей спецификации. Спецификации подсхем схемы C и подсхем, отданных стороннему разработчику, также известны. Схема C содержит цепь из подсхем, среди которых некоторые подсхемы отданы стороннему разработчику. На основе операций пересечения однокоренных ROBDD-графов многовыходных последующих подсхем от их входных и выходных переменных и однокоренных графов реакций предшествующих подсхем от их выходных переменных цепи (речь идет о паре соседних подсхем цепи) разработан алгоритм проверки эквивалентности подсхем, созданных разработчиком, и спецификаций этих подсхем. Для обнаружения неисправности подсхемы предложен алгоритм обеспечения доставки входных тестовых наборов подсхемы цепи на входы схемы C.

Список источников

1. Матросова А.Ю., Савенкова М.М., Провкин В.А., Сухорученко К.А. Тестирование многовыходных схем // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2024. № 69. С. 134–143. doi: 10.17223/19988605/69/14
2. Провкин В.А., Матросова А.Ю. Графовые представления множеств всех достижимых реакций комбинационной схемы // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2022. № 61. С. 128–138. doi: 10.17223/19988605/61/13
3. Scholl C., Becker B. Checking equivalence for circuits containing incompletely specified boxes // Int'l Conf. on Computer Design (ICCD). IEEE, 2002. P. 56–63.
4. Herbstritt M., Becker B., Scholl C. Advanced SAT-techniques for bounded model checking of blackbox designs // Int'l Workshop on Microprocessor Test and Verification (MTV). IEEE, 2006. P. 37–44.
5. Bryant R.E. Graph-Based Algorithms for Boolean Function Manipulation // IEEE Transactions on Computers. 1986. V. C-35, is. 8. P. 677–691.
6. dd package // Github.com. URL: <https://github.com/tulip-control/dd> (accessed: 25.04.2025).
7. The CUDD package, BDD, ADD Tutorial and examples // David Kebo Hounninou. URL: <https://www.davidkebo.com/cudd#cudd1> (accessed: 25.04.2025).

References

1. Matrosova, A.Yu., Savenkova, M.M., Provkina, V.A. & Sukhoruchenko, K. A. (2024) Testing of multi-output combinational circuits when reactions on test patterns are known. *Vestnik Tomskogo gosudarstvennogo universiteta. Upravlenie, vychislitel'naya tekhnika i informatika – Tomsk State University Journal of Control and Computer Science*. 69. pp. 134–143. DOI: 10.17223/19988605/69/14
2. Provkina, V.A. & Matrosova, A.Yu. (2022) Graph representations of the sets of all reachable reactions of the combinational circuit. *Vestnik Tomskogo gosudarstvennogo universiteta. Upravlenie, vychislitel'naya tekhnika i informatika – Tomsk State University Journal of Control and Computer Science*. 61. pp. 128–138. DOI: 10.17223/19988605/61/13
3. Scholl, C. & Becker B. (2002) Checking equivalence for circuits containing incompletely specified boxes. *IEEE Int'l Conf. on Computer Design (ICCD)*. pp. 56–63.
4. Herbstritt, M., Becker, B. & Scholl C. (2006) Advanced SAT-techniques for bounded model checking of blackbox designs. *IEEE Int'l Workshop on Microprocessor Test and Verification (MTV)*. pp. 37–44.
5. Bryant, R.E. (1986) Graph-Based Algorithms for Boolean Function Manipulation. *IEEE Transactions on Computers*. C-35(8). pp. 677–691.
6. *dd package*. [Online] Available from: <https://github.com/tulip-control/dd> (Accessed: 25th April 2025).
7. *The CUDD package, BDD, ADD Tutorial and examples*. [Online] Available from: <https://www.davidkebo.com/cudd#cudd1>. (Accessed: 25th April 2025).

Информация об авторах:

Матросова Анжела Юрьевна – профессор, доктор технических наук, профессор кафедры компьютерной безопасности Института прикладной математики и компьютерных наук Национального исследовательского Томского государственного университета (Томск, Россия). E-mail: mau11@yandex.ru

Савенкова Марина Максимовна – магистрант кафедры компьютерной безопасности Института прикладной математики и компьютерных наук Национального исследовательского Томского государственного университета (Томск, Россия). E-mail: marina1412_11@mail.ru

Вклад авторов: все авторы сделали эквивалентный вклад в подготовку публикации. Авторы заявляют об отсутствии конфликта интересов.

Information about the authors:

Matrosova Anzhela Yu. (Doctor of Technical Sciences, Professor, Institute of Applied Mathematics and Computer Science, National Research Tomsk State University, Tomsk, Russian Federation). E-mail: mau11@yandex.ru

Savenkova Marina M. (Master's Student, Institute of Applied Mathematics and Computer Science, National Research Tomsk State University, Tomsk, Russian Federation). E-mail: marina1412_11@mail.ru

Contribution of the authors: the authors contributed equally to this article. The authors declare no conflicts of interests.

Поступила в редакцию 15.02.2025; принята к публикации 02.06.2025

Received 15.02.2025; accepted for publication 02.06.2025